dds任意波形發(fā)生器設(shè)計-資料下載頁
2025-01-09 01:10本頁面
【正文】 樣）。 輸出頻率范圍： 1～ 5M Hz。 相對頻率分辨率： 103 Hz。 輸出信號電壓： 5Vpp。 相位噪聲： ≤90 dB/Hz。 系統(tǒng)結(jié)構(gòu)框圖 抽樣數(shù)據(jù)原理 S R A M作為一個波形抽樣數(shù)據(jù)的公共存儲器，當(dāng)要產(chǎn)生某種波形時輸人相應(yīng)的控制信息，系統(tǒng)將抽樣數(shù)據(jù)從 R O M里加載到 S R A M里以供 F PG A工作時尋址查表使用。 DDS通道的 FPGA實現(xiàn) ? DDS系統(tǒng)主要是由相位累加器、地址總線控制器、數(shù)據(jù)總線控制器與 SRAM這四個模塊組成。其中， SRAM模塊外，其余 3個模塊都是在 FPGA上實現(xiàn)。 相位累加器 相位累加器是整個 D D S 系統(tǒng)運轉(zhuǎn)的關(guān)鍵， 它設(shè)計的好壞直接影響到整個系統(tǒng)的功能。 它實質(zhì)上是 1 個帶反饋的 2 9 位加法器， 把輸出數(shù)據(jù)作為另一路輸人數(shù)據(jù)和從微處理器送來的頻率控制字進(jìn)行連續(xù)相加， 產(chǎn)生有規(guī)律的 2 9位相位地址碼， 設(shè)計中采用流水線技術(shù)實現(xiàn) 2 9 位加法器。 頻率控制字 ? 設(shè)輸出信號的頻率為 f ， 參考頻率為 fc , 頻率控制字為 K ， 則三者的關(guān)系為 : 系統(tǒng)軟件設(shè)計 ? 軟件系統(tǒng)采用“自頂向下”的設(shè)計方法 ? 系統(tǒng)控制流程：系統(tǒng)初始化，用戶控制輸入。 軟件平臺設(shè)計 ? 開發(fā)環(huán)境選擇 ? NI（美國國家儀器公司）的 LabVIEW ? LabWindows/CVI開發(fā)環(huán)境 ? MATLAB 任意波形信號的編輯 ?繪圖法，用戶可以自己畫出想得到的波形的圖形，但是用這種方法產(chǎn)生出來的信號精度不高，適用于對產(chǎn)生的信號要求不高的用戶，其優(yōu)點是簡單方便。 ?公式法，根據(jù)用戶輸入的公式或者函數(shù)語句產(chǎn)生波形信號，這種方法比較科學(xué)，精度較高。 任意波形設(shè)置界面 繪圖法 ? 主要用到 MATLAB中的兩個函數(shù)： ginput（鼠標(biāo)輸入圖形）和 spline（三次樣條多項式擬合） 。結(jié)合這兩個函數(shù)，交互式創(chuàng)建二維曲線。 公式法 ? sin(2*pi*x)+sin(4*pi*x)，其中變量 x的范圍為 0到 1。 軟硬件平臺聯(lián)調(diào) ? PC控制軟件與硬件平臺通過串口進(jìn)行數(shù)據(jù)通信。
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1