【導(dǎo)讀】畢業(yè)設(shè)計(jì)（論文）--基于FPGA的DDS波形發(fā)生器設(shè)計(jì)。波形發(fā)生器己成為現(xiàn)代測(cè)試領(lǐng)域應(yīng)用最為廣泛的通用儀器之一代表了波形。發(fā)生器的發(fā)展方向隨著科技的發(fā)展對(duì)波形發(fā)生器各方面的要求越來越高近年來。直接數(shù)字頻率合成器DDS由于其具有頻率分辨率高頻率變換速度快相位可連續(xù)。者現(xiàn)場(chǎng)可編程門陣列FPGA設(shè)計(jì)靈活速度快在數(shù)字專用集成電路的設(shè)計(jì)中得到了。儲(chǔ)器功能的特性能有效地實(shí)現(xiàn)DDS技術(shù)極大的提高波形發(fā)生器的性能降低生產(chǎn)。成本在現(xiàn)代電子器件通信技術(shù)醫(yī)學(xué)成像無線PCSPCN系統(tǒng)雷達(dá)衛(wèi)星通信中具有。本文首先介紹了DDS波形發(fā)生器的研究背景和DDS的理論然后詳盡地?cái)⑹隽?。在以FPGA芯片為主的硬件平臺(tái)上設(shè)計(jì)編程實(shí)現(xiàn)一個(gè)DDS信號(hào)源并產(chǎn)生不同通信。中用到的調(diào)制信號(hào)ASKFSKPSK最后通過JTAG方式將產(chǎn)生的三種調(diào)制信號(hào)數(shù)據(jù)。分析結(jié)果表明本設(shè)計(jì)達(dá)到了預(yù)定的要求證明了采用軟硬結(jié)合的方式結(jié)合DDS技。形發(fā)生器的目的及意義2. 22DDS基本原理與特點(diǎn)6. 論上進(jìn)行了一些探討而沒有應(yīng)用到實(shí)際中去近30年來隨著超大規(guī)模集成現(xiàn)場(chǎng)可

　　

【正文】 2V至 3V左右所以其共模抑制能力差再加上雙絞線上的分布電容其傳送距離最大為約 15 米最高速率為 20kbsRS232 是為點(diǎn)對(duì)點(diǎn) 即只用一對(duì)收發(fā)設(shè)備通訊而設(shè)計(jì)的其驅(qū)動(dòng)器負(fù)載為 3～ 7kΩ所以 RS232 適合本地設(shè)備之間的通信 圖 58 串口傳送的一幀數(shù)據(jù) 每一幀數(shù)據(jù)都是由 11 位組成的表 52 為一幀數(shù)據(jù)的位說明及介紹 位 0 17 9 10 作用 起始位 數(shù)據(jù)位 校驗(yàn)位 停止位 表 52 幀數(shù)據(jù)位說明 本系統(tǒng)中的異步串口模塊 圖 59 異步串口模塊的實(shí)現(xiàn)原理圖 如圖 59所示使用 Verilog語言對(duì) FPGA編程實(shí)現(xiàn)的 uart串口模塊通過此模塊讓 PC與 FPGA開發(fā)板進(jìn)行通信 PC機(jī)通過串口調(diào)試助手向 FPGA發(fā)送頻率控制字實(shí)現(xiàn)控制 FPGA產(chǎn)生的 ASKFSKPSK調(diào)制信號(hào)的頻率如圖 5－ 10所示為 PC與串口通信的功能框圖 圖 510 串口模塊功能框圖 54 NCO 模塊 NCO 背景介紹 圖 511 NCO 工作原理圖 NCO 的作用是產(chǎn)生正交的正弦和余弦樣本傳統(tǒng)方法是采用查表法 LUT 即事先根據(jù)各個(gè)正余弦波相位計(jì)算好相位的正余弦值并按相位角度作為地址存儲(chǔ)該相位的正余弦值構(gòu)成一個(gè)幅度 P 相位轉(zhuǎn)換電路 即波形存儲(chǔ)器 在系統(tǒng)時(shí)鐘的控制下由相位累加器對(duì)輸入頻率字不斷累加得到以該頻率字為步進(jìn)的數(shù)字相位再通過相位相加模塊進(jìn)行初始相位偏移得到要輸 出的當(dāng)前相位將該值作為取樣地址值送入幅度 P 相位轉(zhuǎn)換電路查表獲得正余弦信號(hào)樣本對(duì)于一個(gè)相位位數(shù)為 n 輸出信號(hào)幅度位數(shù)為 M 的數(shù)控振蕩器所需查找表大小為 M 2n 為了提高數(shù)控振蕩器的頻率分辨率往往需要擴(kuò)大波形存儲(chǔ)器的容量造成存儲(chǔ)資源的大量消耗而且當(dāng)需要外掛 RAM 來存儲(chǔ)波形時(shí)由于受到 RAM 讀取速度的影響數(shù)控振蕩器的輸出速率必然受到制約 圖 512 本系統(tǒng)中所用的 NCO 模塊 如圖所示 512 所示為本系統(tǒng)中所用到的兩個(gè) NCO 模塊一個(gè) NCO 為 FSK 的產(chǎn)生提供載波另一個(gè)則為 ASKPSK 的產(chǎn)生提供載波 如表 53 所示為本系 統(tǒng)所使用的 NCO 模塊的參數(shù)說明表 輸入?yún)?shù) phi_inc_i[150] clk reset clken 說明 頻率控制字 工作時(shí)鐘大小為 400MHz 復(fù)位端 工作使端 輸出參數(shù) fsin_o[170] fcos_o[170] 說明 正弦查找表輸出 余 弦 查找 表輸 出 表 53 NCO 模塊參數(shù)說明 55 用戶自定義模塊 ASKPSK 選擇模塊 圖 5－ 13 ASKPSK 選擇模塊程序流程圖 如圖 513 所示為 ASKPSK 選擇模塊程序流程圖接收到 PN 碼產(chǎn)生模塊的隨機(jī)序列后對(duì)其進(jìn)行判斷如果為 1 則 ASK 輸出載波 PSK 載波反向如果為 0ASK 載波不輸出 PSK 載波反向 圖 514 ASKPSK 選擇模塊原理圖 如圖 514 所示為 ASKPSK選擇模塊原理圖接收 PN隨機(jī)碼后對(duì)其進(jìn)行判斷后再對(duì)載波進(jìn)行不同的處理從而產(chǎn)生所需要的 ASKPSK 波型 輸入?yún)?shù) clk din signalin[170] 說明 工作時(shí)鐘 50M PN 隨機(jī)碼輸入 載波輸入 輸出參數(shù) ASKout[170] PSKout[170] 說明 ASK 調(diào)制信號(hào)輸出 PSK 調(diào)制信號(hào)輸出 表 54 ASKPSK選擇模塊參數(shù)說明 如表 54 所示為 ASKPSK 選擇模塊參數(shù)說明主要介紹了輸入?yún)?shù)和輸出參數(shù)的標(biāo)號(hào)及說明輸入載波和隨機(jī)碼最終產(chǎn)生 ASKPSK 調(diào)制信號(hào) FSK 選擇模塊 圖 515 FSK 選擇模塊程序流程圖 如圖 515所示為 FSK選擇模塊的程序流程圖接收到從 UART發(fā)過來的的頻率控制字對(duì) PN隨機(jī)碼進(jìn)行判斷如果為 1則將頻率控制字 66后輸出如果為 0則將頻率控制字直接輸出即可 圖 516 FSK 選擇模塊原理圖 如圖 516 所示為 FSK 選擇原理圖 FSK 模塊主要是為產(chǎn)生 FSK 調(diào)制信號(hào)所需要的兩個(gè)頻率控制字而設(shè)計(jì)的從 UART 處接收到頻率控 制字后通過模塊處理得到所需要的兩個(gè)頻率控制字一個(gè)為 FSKNCO 所需要的頻率控制字另一個(gè)為ASKNCOPSKNCO 所需要的頻率控制字 輸入?yún)?shù) clk din phasein[70] 說明 工作時(shí)鐘 50M PN 隨機(jī)碼輸入 頻率控制字輸入 輸出參數(shù) phaseinc[150] phaseout[150] 說明 ASKPSK 所需要頻率控制字輸出 FSK 所需要頻率控制字輸出 表 55 FSK 選擇模塊參數(shù)說明 如表 55 所示為 FSK 選擇模塊的參數(shù)說明通過 UART 接收到頻率控制字輸出經(jīng)處理后得到 FSK 所需要 的頻率控制字以及 ASKPSK 所需要的頻率控制字 56 電路運(yùn)行結(jié)果分析 圖 517 實(shí)驗(yàn)結(jié)果圖 1 如圖 517所示為串口發(fā)送頻率控制字為 40時(shí)產(chǎn)生的 FSKASKPSK及正交信號(hào)的輸出圖 圖 518 實(shí)驗(yàn)結(jié)果圖 2 如圖 518所示為串口發(fā)送頻率控制字為 80時(shí)產(chǎn)生的 FSKASKPSK及正交信號(hào)的輸出圖 圖 519 實(shí)驗(yàn)結(jié)果圖 3 如圖 519所示為串口發(fā)送頻率控制字為 80時(shí)產(chǎn)生的 FSKASKPSK及正交信號(hào)的輸出圖 本章小結(jié) 介紹本系統(tǒng)的主要實(shí)現(xiàn)方法首先給出了系統(tǒng)實(shí)現(xiàn)的整體框架及原理圖對(duì)系統(tǒng)的實(shí)現(xiàn)方法作了簡(jiǎn)單介紹 然后采取分模塊的思想將系統(tǒng)分為 PLL 模塊異步串口模塊 FSK 選擇模塊 ASKPSK 選擇模塊 NCO 模塊并分別對(duì)每一個(gè)模塊實(shí)現(xiàn)原理圖功能及參數(shù)進(jìn)行了詳細(xì)介紹最后系統(tǒng)實(shí)現(xiàn)成功后對(duì)實(shí)驗(yàn)結(jié)果數(shù)據(jù)通過 JTAG 口傳回電腦對(duì)實(shí)驗(yàn)結(jié)果數(shù)據(jù)進(jìn)行了分析觀察經(jīng)分析結(jié)合 DDS 技術(shù)通過串口發(fā)送數(shù)據(jù)產(chǎn)生頻率可調(diào)的 ASKFSKPSK 調(diào)制信號(hào)的方法是可行的 總結(jié) 本文結(jié)合 DDS 波形發(fā)生器的設(shè)計(jì)和實(shí)現(xiàn)從理論和實(shí)際兩個(gè)方面對(duì)數(shù)字直接頻率合成技術(shù)進(jìn)行了研究經(jīng)過三個(gè)多月的研究完成了預(yù)定的設(shè)計(jì)任務(wù)在對(duì) DDS波形發(fā)生器的研究中本設(shè)計(jì)主要工作及成果如下所示 1．分析了頻率合成技術(shù)的基本問題介紹了各種傳統(tǒng)的頻率合成技術(shù)并重點(diǎn)介紹了直接數(shù)字頻率合成技術(shù) 2．研究了基于 DDS 原理利用 FPGA 的具體實(shí)現(xiàn)波形發(fā)生器的設(shè)計(jì)方法并完成了設(shè)計(jì)任務(wù) 3．完成了 FPGA 芯片的 DDS 功能設(shè)計(jì)結(jié)合 verilog 硬件編程產(chǎn)生了通信原理中的三種基本信號(hào) ASKFSKPSK 4．結(jié)合串口通信技術(shù)通過 PC 與 FPGA 的通信實(shí)現(xiàn)了對(duì) DDS 產(chǎn)生的三種調(diào)制信號(hào)的頻率進(jìn)行實(shí)時(shí)控制 5 完成了 DDS產(chǎn)生的三種調(diào)制信號(hào)通過 JTAG將數(shù)據(jù)從 FPGA返回電腦進(jìn)行功能驗(yàn)證及參數(shù)驗(yàn)證 本設(shè)計(jì)完成了預(yù)定的所有功能但由 于時(shí)間倉(cāng)促本設(shè)計(jì)還有許多需要完善和改進(jìn)的地方下面列出幾條改進(jìn)意見 1．本設(shè)計(jì)中能方便用戶控制的波形種類有限對(duì)于任意波形的輸入控制可利用現(xiàn)有的 FPGA 中的 ROM 資源來存儲(chǔ)波形周期數(shù)據(jù)另外還可利用內(nèi)部資源來創(chuàng)建RAM 來存儲(chǔ)波形并且借助編程語言編寫軟件利用上位機(jī)程序通信來實(shí)現(xiàn)任意波形的周期數(shù)據(jù)送入 FPGA 所以本設(shè)計(jì)的各項(xiàng)功能指標(biāo)還有待完善但是通過實(shí)驗(yàn)證明了本設(shè)計(jì)的設(shè)計(jì)思想和設(shè)計(jì)方法是切實(shí)可行的尤其是采用軟硬件編程相結(jié)合以及加深 FPGAFPGA 實(shí)現(xiàn) 張厥勝曹麗娜鎖相與頻率合成技術(shù)成都電子科技大學(xué)出版社 1995 姜萍王建新吉訓(xùn)生 FPGA 實(shí) 現(xiàn)的直接數(shù)字頻率合成器電子技術(shù)應(yīng)用 28 5 43442020 FPGA 的 DDS 信號(hào)源設(shè)計(jì) 潘景良程控任意波形功率驅(qū)動(dòng)電源的研制 [碩士論文 ]南京南京理工大學(xué)測(cè)試計(jì)量技術(shù)及儀器專業(yè) 2020 Saul PH Direct frequency synthesisa review of techniques and potential IEEE 15th International Conference on Radio Receivers and Associated System LandomUK190059 姜雪松張海風(fēng)可編程邏輯器件和 EDA 設(shè)計(jì)技術(shù)北京機(jī)械工業(yè)出版社 2020 王城吳繼華等 Altera FPGACPLD 設(shè)計(jì)基礎(chǔ)篇北京人民郵電出版社 2020 謝亮基于 FPGA 的 DDS 實(shí)現(xiàn)的幾種方式科技廣場(chǎng) 8 1051062020 王杰馬玲劉葦娜王子旭基于 DSP Builder的 DDS 設(shè)計(jì)及其 FPGA 實(shí)現(xiàn)現(xiàn)代電子技術(shù) 29 14 11132020 盧青丁恩杰張余鋒 DSP Builder 在基于 FPGA的 DSP 設(shè)計(jì)中的應(yīng)用工礦自動(dòng)化 z1 991012020 張海亮趙行波王亮周祖成基于 FPGA 的可 配置通行平臺(tái)設(shè)計(jì)微計(jì)算機(jī)信息22 112 1921942020006 賴昭勝管立新基于 DSP Builder的 DDS實(shí)現(xiàn)及其應(yīng)用微計(jì)算機(jī)信息 22 112 1861882020 羅韓軍劉明偉林亞風(fēng)基于 DSP Builder 的 DDS 設(shè)計(jì)與實(shí)現(xiàn)電子技術(shù) 31 17 1481502020 于楓張麗英廖宗建 ALTERA 可編程邏輯器件應(yīng)用技術(shù)北京科學(xué)出版社 2020 11