【導(dǎo)讀】導(dǎo)師指導(dǎo)下進行的研究工作及取得的研究成果。盡我所知，除了文中特別加以標。與我一同工作的同志對本研究所做的任何貢獻均已在論文中做了明確的說。明并表示了謝意。申請學(xué)位論文與資料若有不實之處，本人承擔一切的法律責任。生在校攻讀學(xué)位期間論文工作的知識產(chǎn)權(quán)單位屬西安電子科技大學(xué)。容，可以允許采用影印、縮印或其它復(fù)制手段保存論文。同時本人保證，畢業(yè)后。結(jié)合學(xué)位論文研究課題再攥寫的文章一律署名單位為西安電子科技大學(xué)。本學(xué)位論文屬于保密，在年解密后適用本授權(quán)書。使用FPGA來開發(fā)數(shù)字電路，可以大大縮短設(shè)計時間，減小印制電路。板的面積，提高系統(tǒng)的可靠性和靈活性。本課題將DDS、USB接口和虛擬儀器技。本課題從總體上規(guī)劃了任意波形發(fā)生器的硬件結(jié)構(gòu)，結(jié)合DDS輸出。信號的頻譜特性，設(shè)計了兩種濾波器對信號進行濾波處理，并開發(fā)了硬件平臺。調(diào)幅、調(diào)頻及多種數(shù)字調(diào)制。形信號，充分體現(xiàn)了任意波形發(fā)生器的“任意性”。發(fā)生器達到了預(yù)期的設(shè)計要求。

　　

【正文】 內(nèi)至少要取樣兩點，這是受我們一直都在強調(diào)的奈圭斯特采樣定理的限制。那么 DDS 系統(tǒng)在理論上能輸出的最大頻率是： max 2co ff ? 式 (222) 經(jīng)過以上的分析，我們得出以下幾點結(jié)論： （ 1） DDS 系統(tǒng)的輸出頻率 of 只與頻率控制字 K 、系統(tǒng)時鐘頻率 cf 、相位累加器位數(shù) N 有關(guān)。在系統(tǒng)時鐘頻率 cf 和相位累加器位數(shù)固定時，通過改變頻率控制字 K 的值，就可以方便地改變輸出信號的頻率。 （ 2） DDS 系統(tǒng)的頻率分辨率只與系統(tǒng)的系統(tǒng)時鐘頻率 cf 和相位累加器位數(shù) N有關(guān)。想要 提高 系統(tǒng)的分辨率，可以增加相位累加器位數(shù)或者是降低系統(tǒng)時鐘頻率。 （ 3） DDS 理論 上 最大輸出頻率不會超過系統(tǒng)時鐘頻率 cf 的二分之一， 但 在實際應(yīng)用中，由于 DDS 系統(tǒng)中的低通濾波器非理想特性，由通帶到阻帶之間存在著一個過渡帶，工程中 DDS 最高輸出頻率只 取到 40%cf 左右。 DDS 技 術(shù)特點 DDS 這一新技術(shù)特點鮮明，優(yōu)點很突出，缺點也很明顯。 DDS 系統(tǒng)的優(yōu)點有很多，它的很多特性是其他頻率合成技術(shù)所沒有的，其中最主要的特性有以下 三 點： （ 1） DDS 技術(shù)可以用于產(chǎn)生任意波形 基于前面對 DDS 系統(tǒng)的基本結(jié)構(gòu)分析，很容易理解，只要改變存儲在波形存儲器中的波形數(shù)據(jù)，就可以改變輸出波形。所以對于任何周期性波形，只要滿足采樣定理，都可以利用 DDS 技術(shù)來實現(xiàn)。 （ 2） DDS 系統(tǒng)具有很高的頻率分辨率 DDS 系統(tǒng)輸出頻率的分辨率和頻點數(shù)隨相位累加器的位數(shù)成指數(shù)增長， 由式 (221) 可知，在系統(tǒng)時鐘頻率不變的情況下，只要增大相位累加器的 位數(shù) N ，就可以得到幾乎是任意小的頻率分辨率，可以滿足精細頻率控制的要求。 DDS 如此精細的頻率分辨率，使其輸出頻率已十分逼近連續(xù)變化。 （ 3） 輸出頻率切換速度快且相位保持連續(xù) 第 二 章 任意波形發(fā)生器的理論分析 17 與鎖相頻率合成相比，由于 DDS 系統(tǒng)是一個開環(huán)系統(tǒng)，所以當一個新的頻率控制字送到時，它會迅速合成這個新的頻率，實際的頻率切換時間可以達 ns 級。同時，頻率切換時， DDS 系統(tǒng)的輸出波形的相位是連續(xù)的。 DDS 系統(tǒng)的頻率字改變時，輸出波形的變化過程可以用圖 描述。 相位累加器輸出值變化示意曲線輸出波形變化曲線P 圖 頻率控制字改變時累加器的輸出值和輸出波形的變化（仿真） 在波形輸出到 P 點時，頻率字發(fā)生了改變（變小），相位累加器的累加值即相位步進變小， 其 輸出值斜率也變小，系統(tǒng)的輸出波形的頻率也在同時刻變小。 DDS系統(tǒng)在頻率字發(fā)生改變后的一 個 時鐘 周期，其輸出頻率就可以就轉(zhuǎn)換到了新的頻率上，也即在頻率字的值改變以后，累加器在經(jīng)過一個時鐘周期后就按照新的頻率字 進行累加，開始合成新的頻率。所以我們可以認為 DDS 的頻率切換是在一個系統(tǒng)時鐘周期內(nèi)完成的，系統(tǒng)時鐘頻率越高，切換速度越快。 另外，從前面對 DDS 技術(shù)原理的分析可知，要改變輸出頻率，實際上改變的是頻率字，也就是相位增量。當頻率字的值從 1K 改變?yōu)?2K 之后，相位累加器是在已有的累積相位上， 再 對 2K 進行累加，相位函數(shù)曲線是連續(xù)的。從圖 也可以看出，只是在頻率字改 變的瞬間相位函數(shù)曲線的斜率發(fā)生了突變，相位值并沒有發(fā)生跳躍，因此 DDS 能夠在頻率切換的過程中保持相位連續(xù)，輸出波形能夠平滑地從一個頻率過渡到另外一個頻率。 由于 DDS 采用數(shù)字化技術(shù)，最終合成信號是經(jīng)過 D/A 轉(zhuǎn)換得到的，所以不可避免的存在著以下缺點： （ 1） DDS 在工程中的最高輸出頻率 一般只能達到系統(tǒng)時鐘頻率的 40%， 要想獲得較高的頻率，就必須提高系統(tǒng)時鐘頻率，也就是說 DDS 的相位累加器、波形存儲器和 D/A 轉(zhuǎn)換器都將工作在較高的時鐘頻率下，它的實現(xiàn)依賴于高速數(shù)字電路和高速 D/A 轉(zhuǎn)換器。這也是 DDS 系統(tǒng)在早期沒 有受到重視，而直到最近幾年才迅速發(fā)展的原因。 （ 2） DDS 系統(tǒng)采用數(shù)字合成技術(shù)，先離散信號再變換成模擬信號輸出，這其中導(dǎo)致了各種誤差，尤其是相位截斷誤差，因此各種雜波是不可避免的。 基于 FPGA 的 任意波形發(fā)生器的設(shè)計與 實現(xiàn) 18 為了具有較高的輸出頻率， DDS 系統(tǒng)的參考時鐘頻率一般都比較高， 根據(jù) 式 (221)，在較高的時鐘頻率下，要想獲得較高的頻率分辨率，只有通過增加相位累加器的位數(shù) N ，故一般 N 的取值都較大。如果相位累加器的所有 輸出 都用來作為波形存 儲器的尋址地址，那么存儲器的容量會大得驚人。例如，如果 32 位累加器的所有位都用來作為存儲器的地址，那么需要 4G 個存儲單元 ，而如果換成 48位的累加器，那么 就需要 256T（ 1T=1024G）個存儲單元 ，這樣的設(shè)計顯然是沒有辦法接受的。 因此存儲器的地址 線位數(shù) A 一般都小于 N 。這樣存儲器的地址線就只能接到相位累加器的輸出的高 A 位上，而低 NA? 位 則 要 舍棄， 也就產(chǎn)生了相位截斷誤差 ，表現(xiàn)在輸出頻譜上就是雜散分量 。 DDS 輸出特性 作為一種全數(shù)字器件，雜散多是其固有特性，這一長期以來限制 DDS 應(yīng)用的主要因素。 為了獲得低雜散 輸出 信號， 對 DDS 輸出特性的分析顯得尤為必要。要研究 DDS 的輸出特性，從研究其頻譜特性 [8]著手是一種比較好的方法。我們首先來分析一下理想情況下 DDS 輸出的頻譜特性。 理想情況下 DDS 的頻譜特性 所謂理想情況就是不考慮相位截斷誤差和幅度量化誤差，同時假定 D/A 轉(zhuǎn)換器和低通濾波器是完全理想的 ，即 DDS 必須滿足下面三個條件： （ 1） 相位累加器的 全部 輸出用來作為波形存儲器地址 碼 ； （ 2） 波形存儲器的幅度沒有量化誤差，即 波形存儲器所存儲的信號幅度值用無限長二進制代碼來表示 ； （ 3） DAC 的分辨率無窮大 ， 并且 DAC 具有理想的數(shù)模轉(zhuǎn)換特性 。 我們假設(shè)相位累加器輸出的相位序列為 ()n? ，則 ()n? 為一周期序列，其周期為 ： 2(2 , )Nk Nm GCD K? 式 (223) 其中符號 ( , )GCDab 表示求 a 和 b 的最大公約數(shù)。 同時我們還假設(shè)相位序列尋址波形存儲器得到的幅度序列為 ()Sn ，則其周期也為 km ，我們拿重建余弦信號來分析， ()Sn 可表示為 ： 2( ) co s( )2 NS n K n??? 式 (224) 幅度序列 ()Sn 經(jīng)過 D/A 轉(zhuǎn)換后變成余弦波階梯波，用 ()St 來表示該階梯波，第 二 章 任意波形發(fā)生器的理論分析 19 則 ()St 的周期為 kcT m T??，其中 1/cT 為 DDS 系統(tǒng)的參考時鐘頻率。 我們知道，任何周期信號都可以展開為傅立葉 級 數(shù)，設(shè) ()St 的傅立葉展開式為 ： () jm tmmS t C e ???????? 式 (225) 其中 22kcT m T??? ?? ?。 由于 ()St 在一個周期內(nèi)可以表示為 ： 102( ) c o s ( ) ( )2km cNnS t K n n T? ???? ? ?? 式 (226) 其中 ? ?( ) ( ) ( 1 )C c T u t nT u t n T? ? ? ? ? ?， ()ut 為單位階躍函數(shù)。 所以有 01 ()T jm tmC S t e dtT ????? 1 ( 1 )012c o s ( )2k ccm nT jm tN nTn K n e d tT ??? ? ????? ? ?????? ? 式 (227) 其中 ( 1 ) 22 s in ( )2c cccmnT jTjm n Tjm tcT me d t e e Tm ??? ??? ??? ? ? ?? 式 (228) 2221c o s ( )22 NNj K n j K nN K n e e??? ???? ? ????? 式 (229) 將 (2 28)?式 及 (2 29)?式 代入 (2 26)?式 ，并利用下面的等式 ： 210, 0 , 1 , 2 , ..00000000000 00.0kkkkm j nqmnm q i m ieq???? ? ? ? ???? ????其 余 式 (230) 可得 000000000000000000001 sin ( ) , 0 , 1 , 2 , .. .20 0kmjmkkm kme c m i m p iC mm???? ? ? ? ? ? ??? ??? 其 余 式 (231) 其中 s in ( ), s in ( )2kkNKxp m c x x????。 從 式 (225)可以得知 ()St 展成 傅立葉級數(shù)后，第 m 根譜線的頻率值為 ： 基于 FPGA 的 任意波形發(fā)生器的設(shè)計與 實現(xiàn) 20 2mckmmffm??? ? ? 式 (232) 同時由 式 (231)可知只有當 kkm i m p? ? ? ，對應(yīng)的譜線幅度才不為零，因此有 ： ( ) 0 , 1 , 2 , . . .2 0000m c c oNKf f i i f f i? ? ? ? ? ? ? ? ? 式 (233) 第 m 根譜線的幅值為 ： 11s in ( ) s in ( )2 2 2m NkmKC c c im? ? ? 式 (234) 因此 DDS 系統(tǒng)中 D/A 轉(zhuǎn)換器輸出信號 的傅立葉展開式為 ： 2 ( ) ( )21( ) s in ( )22 co NKj i f f t iNi KS t c i e????? ? ? ? ?????? ? ?? ? ?? 式 (235) 由 式 (234)和 式 (235)可知， D/A 轉(zhuǎn)換器的輸出信號除了主頻 of 外，還存在分布在 ,2 ,...ccff 兩邊 of? 處的非諧波分量，幅值包絡(luò)為 sinc 函數(shù)，如圖 所示。 通過圖 可以看出，當 of 接近 /2cf 時，非諧波分量 coff? 也接近 /2cf ,且兩者幅度趨于相等，這時很難設(shè)計出能濾除 coff? 分量的低通濾波器，這是DDS 最大輸出頻率不取 /2cf 而取 的 原因，因為實際的低通濾波器總存在一定 的過渡帶，在設(shè)計 DDS 最大輸出頻率時要留有一定的余量。為了取出干凈的主頻 of ，常在 D/A 輸出端接入截止頻率為 /2cf 的低通濾波器以抑制雜散信號。 mCO fofcf 2cf 3cfcoff?coff? 2coff? 2coff? 3coff?2cf奈圭斯特采樣帶寬 圖 理想情況下 DDS 的輸出頻譜特性 非理想情況下 DDS 的頻譜特性 在 DDS 工程應(yīng)用中，其輸出包含的雜散信號頻譜并不像圖 描繪的那樣只分布在某些頻率點上 ， 有的時候甚至是分布在整個頻帶范圍內(nèi) 。 實際上，由于波形存儲器的地址線寬度 A 與相位累加器的位數(shù)往往是不相等的（ 在 節(jié) 已經(jīng)第 二 章 任意波形發(fā)生器的理論分析 21 ()pen()pn?0pe? ()penpep?0pe?解釋過原因），通常情況下 AN? ，這就引入了相位截斷誤差。另外，由于波形存儲器的字長有限，存放在波形存儲器中的幅度量化數(shù)據(jù)也不是無限字長的，這必然帶來幅度量化誤差。因此在分析 DDS 系統(tǒng)的實際頻譜時一定要考慮到這兩個因素。除此之外， D/A 轉(zhuǎn)換器的非線性 和低通濾波器的非理想特性 也會影響到 DDS的輸出頻譜。 圖 描述 了 DDS 的雜 散引入數(shù)學(xué)模型。 相位累加器波形存儲器數(shù)模轉(zhuǎn)換器低通濾波器頻率控制字cfcepe Ae DAe Feof 圖 DDS 雜散信號引入數(shù)學(xué)模型 其中 ce 是參考時鐘引入的雜散信號（該雜散在 小節(jié)中已經(jīng)分析）， 是相位截斷引入的雜散信號， Ae 是有限位數(shù)據(jù)量化引入的雜散信號， DAe 是 DAC 非線性引入的雜散信號， Fe 是低通濾波器的非理 想特性引入的雜散信號。此外，電源噪聲干擾、外來電磁干擾等因素都會造成 DDS 輸出頻譜雜散指標惡化。 下面 我們 對 相位截斷誤差和幅度量化誤差對 DDS 輸出頻譜的影響 進行定量分析 。 （ 1）相位截斷誤差的影響 [9] 我們假設(shè)相位累加器的 N 中只有高 A 位被用來對波形存儲器尋址，也就是說低 B （ B N A??） 位被截去了。那么截斷后 高 A 位輸出的相位序列 為 ： ? ?( ) ( ) ( ) m o d 2 Bp n n n?