【導(dǎo)讀】單傳統(tǒng)信號源的實(shí)現(xiàn)過多依賴硬件，而且外圍電路過于復(fù)雜，調(diào)試。過程比較麻煩，不容易修改和升級。本文利用DDS技術(shù)并基于大規(guī)模FPGA器件實(shí)際并實(shí)現(xiàn)了任意信號發(fā)生器，其中介紹了實(shí)現(xiàn)的基本原理，給出了電路框圖，說明了其內(nèi)部結(jié)構(gòu)和軟件流程，簡要指出器件的選擇依據(jù)，最后給出仿真波形。同時闡述了設(shè)計(jì)思路和實(shí)現(xiàn)方法。制靈活、穩(wěn)定可靠、可擴(kuò)展性強(qiáng)，其性能指標(biāo)明顯由于傳統(tǒng)的函數(shù)發(fā)生器。結(jié)尾處對任意信號發(fā)生器技術(shù)和DDS技術(shù)做了進(jìn)一步展望。

　　

【正文】 像頻率值為 n177。它們的幅度沿Sin(x)/x 包絡(luò)滾降。其輸出信號的頻譜如圖 。 ⑵ D/A 的字寬決定了它的分辨率，它所決定的雜散噪聲分量，滿量程時，對信號的信噪比影響可表示為 S/D+N =+ 其中 B為 D/A 的字寬，對于 10位的 D/A，信噪比可達(dá)到 60dB 以上。 增加 D/A 的位數(shù)，可以減少波形的幅值離散噪聲。另外，采用過采樣技術(shù)，即大幅度增加每個周期中的樣點(diǎn)數(shù)（提高時鐘頻率），也 可以降低該類噪聲。過采樣方法使量化噪聲的能量分散到更寬的頻帶，因而提高了信號頻帶內(nèi)的信噪比。 ⑶ 相位累加器截斷造成的雜波。這是由正弦波的 ROM 表樣點(diǎn)數(shù)有限而造成的。通過提高時鐘頻率或采用插值的方法增加每個周期中的點(diǎn)數(shù)（過采樣），可以減少這些雜波分量。 12 ⑷ D/A 轉(zhuǎn)換器的各種非線性誤差形成的雜散頻率分量，其中包括諧波頻率分量，它們在 N頻率處。這些雜波分量的幅度較小。 ⑸，其他雜散分量，包括時鐘泄漏，時鐘相位噪聲的影響等。 D/A 后面的低通濾波器可以濾去鏡像頻率分量和諧波分量，可以濾去帶外的高頻雜散分量 ，但是，無法濾去落在低通帶內(nèi)的雜散分量。 DDS 系統(tǒng)優(yōu)缺點(diǎn) 優(yōu)點(diǎn) （ 1）輸出頻率相對帶寬較寬 輸出頻率帶寬為 50%fs（理論值）。但考慮到低通濾波器的特性和設(shè)計(jì)難度以及對輸出信號雜散的抑制，實(shí)際的輸出頻率帶寬仍能達(dá)到 40%fs。 （ 2）頻率轉(zhuǎn)換時間短 DDS 是一個開環(huán)系統(tǒng)，無任何反饋環(huán)節(jié)，這種結(jié)構(gòu)使得 DDS 的頻率轉(zhuǎn)換時間極短。事實(shí)上，在 DDS 的頻率控制字改變之后，需經(jīng)過一個時鐘周期之后按照新的相位增量累加，才能實(shí)現(xiàn)頻率的轉(zhuǎn)換。因此，頻率時間等于頻率控制字的傳輸，也就是一個時鐘周 期的時間。時鐘頻率越高，轉(zhuǎn)換時間越短。 DDS 的頻率轉(zhuǎn)換時間可達(dá)納秒數(shù)量級，比使用其它的頻率合成方法都要短數(shù)個數(shù)量級。 （ 3）頻率分辨率極高 若時鐘 fs 的頻率不變， DDS 的頻率分辨率就是則相位累加器的位數(shù) N 決定。只要增加相位累加器的位數(shù) N 即可獲得任意小的頻率分辨率。目前，大多數(shù) DDS 的分辨率在 1Hz 數(shù)量級，許多小于 1mHz 甚至更小。 （ 4）相位變化連續(xù) 改變 DDS 輸出頻率，實(shí)際上改變的每一個時鐘周期的相位增量，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號相位的連續(xù)性。 （ 5）輸出波形的靈活性 只要在 DDS 內(nèi)部加上相應(yīng)控制如調(diào)頻控制 FM、調(diào)相控制 PM 和調(diào)幅控制 AM， 13 即可以方便靈活地實(shí)現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能，產(chǎn)生 FSK、 PSK、 ASK 和 MSK 等信號。另外，只要在 DDS 的波形存儲器存放不同波形數(shù)據(jù)，就可以實(shí)現(xiàn)各種波形輸出，如三角波、鋸齒波和矩形波甚至是任意的波形。當(dāng) DDS 的波形存儲器分別存放正弦和余弦函數(shù)表時，既可得到正交的兩路輸出。 （ 6）其他優(yōu)點(diǎn) 由于 DDS 中幾乎所有部件都屬于數(shù)字電路，易于集成，功耗低、體積小、重量輕、可靠性高，且易于程控，使用相當(dāng)靈活，因此性價比極高。 局限性 （ 1）輸出頻帶范圍有限 由于 DDS 內(nèi)部 DAC 和波形存儲器（ ROM）的工作速度限制，使得 DDS 輸出的最高頻有限。目前市場上采用 CMOS、 TTL、 ECL 工藝制作的 DDS 工習(xí)片，工作頻率一般在幾十 MHz至 400MHz左右。采用 GaAs工藝的 DDS芯片工作頻率可達(dá) 2GHz左右。 （ 2）輸出雜散大 由于 DDS 采用全數(shù)字結(jié)構(gòu)，不可避免地引入了雜散。其來源主要有三個：相位累加器相位舍位誤差造成的雜散；幅度量化誤差（由存儲器有限字長引起）造成的雜散和 DAC 非理想特性造成的雜散。 14 結(jié) 論 本次設(shè) 計(jì)成功的完成了對 于低頻頻率的測量和兩路信號相位差的測量實(shí)現(xiàn)過程，達(dá)到了預(yù)計(jì)的效果，體現(xiàn)了數(shù)字式測量儀的主要特征。利用簡單的器件就能實(shí)現(xiàn)復(fù)雜的數(shù)據(jù)測量、統(tǒng)計(jì)和顯示，體現(xiàn)了現(xiàn)在電子技術(shù)在生產(chǎn)和生活中的巨大成效，達(dá)到了設(shè)計(jì)題目本身的要求。并通過本次設(shè)計(jì)的過程，加深了對 EDA 技術(shù)的理解，在不斷的重溫和學(xué)習(xí)新的知識的過程中完成了本次設(shè)計(jì)任務(wù)。 測量兩路信號時，將信號分別接到系統(tǒng)的兩個輸入端口上，在開關(guān)斷開的狀態(tài)下，數(shù)碼管顯示的數(shù)據(jù)為信號的頻率；開關(guān)閉合，數(shù)碼管則顯示的是兩路信號的相位差。 本系統(tǒng)實(shí)現(xiàn)了題目 基本部分以及發(fā)揮部分的要求，經(jīng)過測試，相位測量儀的測量范圍為：電壓（峰峰值）： ～ 30V；頻率： 1Hz～ 9999Hz；顯示分辨率為 度， 測量的絕對誤差在 2186。以內(nèi)。 設(shè)計(jì)結(jié)果整體上 符合了 畢業(yè)設(shè)計(jì)的要求。 在設(shè)計(jì)過程中，由于時間 有限 ， 缺乏經(jīng)驗(yàn)以及 資料準(zhǔn)備的不足，不可避免地使本次設(shè)計(jì)的結(jié)果有許多不足之處。系統(tǒng)能夠測量的頻率范圍還是很小，分辨率也不是很高，這使它的應(yīng)用范圍也受到了很大的限制。如果將單片機(jī)應(yīng)用到測量系統(tǒng)中將會使系統(tǒng)功能得到很大的提高。不過，總的來說本次設(shè)計(jì)的測量系統(tǒng)，雖然設(shè)備簡單，但功能強(qiáng)大 ，體現(xiàn)了科學(xué)技術(shù)的發(fā)展所給我們帶來的方便，還是成功達(dá)到了預(yù)期的目的。 15 致 謝 本論文的撰寫是在導(dǎo)師張慶輝 副教授的悉心指導(dǎo)下完成的，從課題的立項(xiàng)到程序的開發(fā)與研究到本論文的開題、寫作、審稿直至定稿，整個過程中導(dǎo)師都給予了我極大的關(guān)心、支持和細(xì)心指導(dǎo)。導(dǎo)師嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度和淵博的學(xué)識使我受益非淺，我不僅順利完成了論文的撰寫，還掌握了大量的專業(yè)知識，具備了更強(qiáng)的工作能力。焦素敏副教授學(xué)習(xí)上給予了莫大的幫助和指導(dǎo)，謹(jǐn)此向?qū)熃顾孛舾苯淌谥乱宰钫\摯的感謝。 同時感謝徐曉光 老師、王彩紅老師、沈獻(xiàn)念老師、李智 慧老師、李國平老師、陳濤老師等四年里所有教育過我 的老師們，他們在我本科學(xué)習(xí)期間給了我極大的幫助和支持；感謝梁小站 、張博、黃建治、李立華等諸位同學(xué)在學(xué)習(xí)和生活上給我的關(guān)心與照顧，感謝大家四年來對我的關(guān)心和支持。 最后要感謝我的家人和親人對我學(xué)習(xí)的鼓勵和支持。他們的鼓勵和支持帶給我的是無窮的動力，才使我在遇到困難的時候還能堅(jiān)持不懈。 再次感謝所有關(guān)心、幫助和支持過我的人們，我能順利完成學(xué)業(yè)，與你們的關(guān)愛是分不開的。 16 參 考 文 獻(xiàn) [1] TMS320VC5402 and TMS320UC5402 Boot loader Datasheet， 2021 [2] 童詩白，華成英 .模擬電子技術(shù)基礎(chǔ)（第三版） .北京高等教育出社， 2021 [3] 朱茂鎰 .數(shù)字式測量儀，電子世界， 2021 [4] 陳炳和 .計(jì)算機(jī)控制系統(tǒng)基礎(chǔ) .北京：北京航天航空大學(xué)出版社， 2021 [5] 謝自美 .電子線路設(shè)計(jì)實(shí)驗(yàn)測試（第二版） .武漢：華中理工出版社， 2021 [6] 王福昌 .鎖相技術(shù) .武漢 :華中理工大學(xué)出版社 ,1997 [7] 張 菊鵬等 .計(jì)算機(jī)硬件技術(shù)基礎(chǔ)（第二版） .北京：清華大學(xué)出版社， 2021 [8] 黃繼昌，張海貴，郭繼忠 .實(shí)用單元電路及其應(yīng)用 .人民郵電出社， 2021 [9] 康華光，陳大欽 .電子技術(shù)基礎(chǔ) (第四版 ).北京高等教育出版， 2021 [10] 焦素敏 .EDA應(yīng)用技術(shù)（第一版） .北京：清華大學(xué)出版社， 2021 [11] 龔天富 ,侯勇文 .程序設(shè)計(jì)語言與編譯 .北京：電子工業(yè)出本社， 1998 [12] 王佩珠，張惠民 .模擬電路與數(shù)字電路 .經(jīng)濟(jì)科學(xué)出版社 .2021 [13] 邢建平 ,曾繁泰 .VHDL 程序設(shè)計(jì)教程（第 3版 ） .北京：清華大學(xué)出版社 .2021 [14] [美 ]Paul ,Paul ,Stephen ,Robert and Design of Analog Integrated Gircuits,Fourth Edition. John Wiley amp。 sons, [15] 林敏，芳穎立 .VHDL 數(shù)字系統(tǒng)設(shè)計(jì)與高層次綜合電子工業(yè)出版社 .2021 [16] 潘松，王國棟 .VHDL 實(shí)用教程 .北京：電子科技大學(xué)出版社 .2021 [17] 黃智偉 ,王彥 ,陳文光 ,朱衛(wèi)華 .全國大學(xué)生電子設(shè)計(jì)競賽訓(xùn)練 教程 .北京 :電子工業(yè)出版社 .2021