【正文】 InputPIN_1系統(tǒng)時(shí)鐘（50MHz）RESET_NInputPIN_2全局復(fù)位 低電平復(fù)位ENInputPIN_3增量使能端 控制信號(hào)參數(shù)的增減FREQUENS_DDSInputPIN_4頻率控制字SKEW_DDSInputPIN_5縱向偏移控制字PHASE_DDSInputPIN_6相位控制字AMPLITUDE_DDSInputPIN_7幅度控制字DDS_OUTOutputPIN_8信號(hào)輸出端3. 頂層模塊時(shí)序圖圖表 3：頂層模塊時(shí)序圖 詳細(xì)設(shè)計(jì)描述1. 時(shí)鐘控制模塊圖表 4：時(shí)鐘控制模塊表格 2：時(shí)鐘控制模塊端口定義引腳名稱類型編號(hào)功能描述CLK_INInputPIN_1時(shí)鐘（50MHz）RESETInputPIN_2復(fù)位 低電平復(fù)位ENInputPIN_3增量使能端 控制參數(shù)的增減CLK_KEYInputPIN_4頻率控制字CLK_OUTOutputPIN_5分頻后頻率輸出2. 相位控制模塊圖表 5：相位控制模塊表格 3：相位控制模塊端口定義引腳名稱類型編號(hào)功能描述RESETInputPIN_1復(fù)位 低電平復(fù)位ENInputPIN_2增量使能端 控制參數(shù)的增減CLK_KEYInputPIN_3相位控制字PHASE_INInputPIN_4信號(hào)數(shù)據(jù)輸入端PHASEOutputPIN_5移相后數(shù)據(jù)輸出3. 偏移控制圖表 6：偏移控制模塊表格 4：偏移控制模塊端口定義 引腳名稱類型編號(hào)功能描述RESETInputPIN_1復(fù)位 低電平復(fù)位ENInputPIN_2增量使能端 控制參數(shù)的增減CLK_KEYInputPIN_3偏移控制字IN_AInputPIN_4信號(hào)數(shù)據(jù)輸入端OUTOutputPIN_5偏移后數(shù)據(jù)輸出4. 波幅控制圖表 7：波幅控制模塊表格 5：波幅控制模塊端口定義引腳名稱類型編號(hào)功能描述RESETInputPIN_1復(fù)位 低電平復(fù)位ENInputPIN_2增量使能端 控制參數(shù)的增減CLK_KEYInputPIN_3偏移控制字IN_AInputPIN_4信號(hào)數(shù)據(jù)輸入端OUTOutputPIN_5波幅變化后數(shù)據(jù)輸出5. 波形ROM定制圖表 8：正弦波形ROM定制6. 波形數(shù)據(jù)產(chǎn)生模塊圖表 9：波形數(shù)據(jù)產(chǎn)生模塊表格 6：波形數(shù)據(jù)產(chǎn)生模塊端口定義引腳名稱類型編號(hào)功能描述CLKInputPIN_1波形產(chǎn)生時(shí)鐘控制輸入端RESETInputPIN_2復(fù)位 低電平復(fù)位CTRL_DDSInputPIN_3波形輸出類型控制端口DDS_DATAOutputPIN_4波形數(shù)據(jù)輸出端口7. 詳細(xì)設(shè)計(jì)總體原理框圖圖表 10：詳細(xì)設(shè)計(jì)總體原理框圖第四章 DDS設(shè)計(jì)的驗(yàn)證與實(shí)現(xiàn)___________________________________________________________________________________________第四章 DDS設(shè)計(jì)的驗(yàn)證與實(shí)現(xiàn) DDS設(shè)計(jì)的仿真圖表 11：DDS方波產(chǎn)生仿真波形圖表 12：DDS正弦波產(chǎn)生仿真波形圖表 13：DDS鋸齒波產(chǎn)生仿真波形圖表 14：DDS三角波產(chǎn)生仿真波形 DDS設(shè)計(jì)的綜合圖表 15：DDS系統(tǒng)綜合電路網(wǎng)表 DDS設(shè)計(jì)結(jié)果分析報(bào)告圖表 16：DDS綜合分析報(bào)告第四章 DDS設(shè)計(jì)的驗(yàn)證與實(shí)現(xiàn)___________________________________________________________________________________________ DDS邏輯分析儀（Signal Tap II）測試結(jié)果圖表 17：三角波測試圖表 18：方波測試圖表 19：正弦波測試圖表 20：鋸齒波第五章 總結(jié)與展望___________________________________________________________________________________________第五章 總結(jié)與展望 總結(jié)頻率源是電子系統(tǒng)的核心，現(xiàn)代雷達(dá)系統(tǒng)、現(xiàn)代通信系統(tǒng)和電子對(duì)抗系統(tǒng)對(duì)頻率源提出越來越高的要求，因此世界各國都十分重視頻率合成技術(shù)的研究。直接數(shù)字頻率合成是繼直接模擬頻率合成技術(shù)和鎖相環(huán)式頻率合成技術(shù)之后的第三代頻率合成技術(shù)，具有頻率分辨率高、頻率切換速度快、相位噪聲低、頻率穩(wěn)定度高和全數(shù)字化等優(yōu)點(diǎn)。本文在前人的基礎(chǔ)上，對(duì)直接數(shù)字頻率合成技術(shù)進(jìn)行比較深入的研究，并在理論研究的基礎(chǔ)上進(jìn)行了基于FPGA的DDS信號(hào)源的設(shè)計(jì)和實(shí)現(xiàn)。回顧前面四章的介紹，可以歸納為以下幾點(diǎn)：第一、闡述了本課題的研究背景，分析了頻率合成技術(shù)目前的現(xiàn)狀，探討了利用FPGA實(shí)現(xiàn)DDS的意義。 第二、介紹了利用可編程器件實(shí)現(xiàn)DDS的技術(shù)關(guān)鍵，包括DDS的基本理論，系統(tǒng)性能等以及FPGA的基礎(chǔ)知識(shí)如結(jié)構(gòu)特點(diǎn)、開發(fā)流程、使用工具等。第三、介紹了利用現(xiàn)場可編程邏輯門陣列FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點(diǎn)介紹DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法。第四、在完成系統(tǒng)的核心部分設(shè)計(jì)之后，對(duì)外圍電路的設(shè)計(jì)進(jìn)行了詳細(xì)的設(shè)計(jì)討論，并給出合適的方案，完成總體設(shè)計(jì)。給出前期仿真、測試、綜合及資源分析報(bào)告。 展望 盡管頻率合成技術(shù)已經(jīng)經(jīng)歷了大半個(gè)世紀(jì)的發(fā)展史，但直到今天，人們對(duì)它的研究仍然在繼續(xù)?，F(xiàn)在，我們可以開發(fā)出輸出頻率高達(dá)1G的DDS系統(tǒng)，已能滿足絕大多數(shù)頻率源的要求，集成DDS產(chǎn)品的信噪比也可達(dá)到75dB以上，已達(dá)到鎖相頻率合成的一般水平。電子技術(shù)的發(fā)展已進(jìn)入數(shù)字時(shí)代，模擬信號(hào)數(shù)字化的方法也是目前一個(gè)熱門研究課題，高速AD、DA器件在通信、廣播電視等領(lǐng)域的應(yīng)用越來越廣泛。本次設(shè)計(jì)完成了軟件仿真和硬件實(shí)現(xiàn)，對(duì)設(shè)計(jì)原理和設(shè)計(jì)結(jié)果進(jìn)行了一定的理論分析，在一定的頻率范圍內(nèi)設(shè)計(jì)結(jié)果與理論值基本符號(hào)，達(dá)到了設(shè)計(jì)指標(biāo)的要求。限于本人的水平和實(shí)現(xiàn)條件，此次設(shè)計(jì)在頻率穩(wěn)定度、最高輸出頻率、降低雜散等方面仍有很大的改進(jìn)空間，今后還需進(jìn)一步提高。參考文獻(xiàn)___________________________________________________________________________________________參考文獻(xiàn)[1] [2] HDL數(shù)字設(shè)計(jì)與綜合（第二版）.Ｓmair Palnitkar[3] 杜慧敏 [4] HDL [5] 田耘 [6] 徐志軍．．234—245[7] ．．389394[8] 黃正瑾．[9] ．[10]Ouartus II User Manual．Altera Corporation．2003[11]何元清．．268—278[12]．模擬電子技術(shù)基礎(chǔ)(第三版)．高等教育出版社，2003[13]鄧延安．基于FPGA的數(shù)字化調(diào)頻DDS系統(tǒng)設(shè)計(jì)：[14]Samuel Micheal Palermo．A MultiBand PhaseLocked Loop Frequency [15]郭立浩．[16]胡力．基于DDS的掃頻信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)．致謝___________________________________________________________________________________________致謝本次設(shè)計(jì)的工作是在我的老師張阿寧、曾澤倉等老師的悉心指導(dǎo)下完成的，老師嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度和科學(xué)的工作方法都給了我極大的影響和幫助，他們博學(xué)多識(shí)，給予我大量的指導(dǎo)，正是在老師們的諄諄教導(dǎo)下，我不斷克服來自于方方面面的困難，最終較為順利的完成了本次課題的設(shè)計(jì)工作，在此向我的指導(dǎo)老師致以深沉的敬意和誠摯的謝意！在此次也十分感謝杜慧敏老師對(duì)我的幫助，在她的課堂上，我學(xué)習(xí)到的不僅僅是專業(yè)知識(shí)，更是深刻理解了集成電路設(shè)計(jì)的思想方法在設(shè)計(jì)中的重要性，她結(jié)合自己的科研經(jīng)歷真正使我感受到了理論與工程實(shí)踐的完美結(jié)合。她的諄諄教導(dǎo)讓我感受到集成電路設(shè)計(jì)不僅僅是一門技術(shù)，更是一門藝術(shù)！也感謝微電子實(shí)驗(yàn)室為我提供幫助的趙萍老師、邢立冬和商世廣老師！他們給予了我諸多鼓勵(lì)和幫助，有了你們生活更精彩，這里表示衷心的感