微細加工cvppt課件-資料下載頁
2025-04-29 01:44本頁面
【正文】 要求的高可靠集成電路。金互連線的成本較高，主要用于 GaAs 集成電路中。 雖然銀的電阻率是最低的，但是銀與硅的粘附性很差，在SiO2 中的擴散很快，而且電遷移效應嚴重。 銅互連技術 銅具有電阻率低和抗電遷移性強的優(yōu)點，適宜于細線條的超大規(guī)模和超高速集成電路。在 ?m 的 256 M DRAM 中已開始采用銅互連技術，首先是在電流較大的頂層金屬互連線上采用。預計銅互連技術在 ?m 以下的集成電路中會得到比較普遍的應用。而在 10 年后，銅可能會完全取代鋁。 在銅互連技術方面 ，目前處于領先水平的有 IBM 公司 、Motorola 公司和 TI 公司。 妨礙用銅作互連線的主要原因有 對于上述第（ 3）個困難，需采用特殊的可以避開刻蝕的方法來制作銅互連線，即所謂 “ 鑲嵌工藝 ” ，如下圖所示。 對于以上第（ 1）、（ 2）兩個困難，現(xiàn)已開發(fā)出在銅與硅襯底之間引入過渡層的技術，此過渡層不僅能改善銅與硅襯底之間的附著性，同時還能起到阻止銅向硅襯底擴散的作用。 （ 1）銅的化學性質(zhì)不太活潑，與襯底的粘附性比鋁差； （ 2）銅容易擴散進入硅襯底，嚴重影響器件性能； （ 3）迄今為止尚無實用的刻蝕銅的有效方法。 生長絕緣介質(zhì) 光刻槽 定向填充銅 化學機械拋光 再次生長絕緣介質(zhì)及光刻槽 再次填充銅及化學機械拋光 多層布線 目前水平已達到 6 ~ 8 層，預計 10 年內(nèi)可達 10 層以上。 多層布線中需要解決的技術問題有 (1) 尋找低 K 值材料作為互連線之間的介質(zhì)層，以減小互連線之間的寄生電容，從而降低 RC 延遲時間。這方面目前有 SiOF 和旋轉涂復有機物技術可適用于 ?m 技術。 TI 公司公布了一種將銅和超低 K 值材料相結合的適用于 ?m 的技術 ，其超低 K 值材料是一種微孔網(wǎng)狀干凝膠 。通過改變孔隙率可在 1 ~ 的范圍內(nèi)調(diào)節(jié)相對介電常數(shù)。 更先進的技術是采用化學機械拋光（ CMP ）工藝來獲得足夠的表面平整度。 (2) 為了在光刻系統(tǒng)焦深較小的情況下 ， 能對以后的布線層進行清晰的曝光 ， 必須解決表面平坦化問題 。 在絕緣層高低不平的整個硅片表面涂布光刻膠或聚酰亞胺，得到平坦的表面。選擇適當?shù)牡入x子刻蝕工藝，使其對光刻膠的刻蝕速率與對下面絕緣層的刻蝕速率近似相等。經(jīng)等離子刻蝕后，原來絕緣層厚的地方，光刻膠較薄，絕緣層被刻蝕掉的厚度就比較大，從而實現(xiàn)絕緣層表面的平坦化。 （ 3）散熱問題。多層布線妨礙了高度方向上的散熱途徑。各層之間的通孔可以起到一定的散熱作用。通孔較少的地方可開設專門的散熱通孔，并在其中填充導熱性良好而不導電的材料如 AlN 。 小結 APCVD 工藝僅用于 SiO2 膜的淀積，其主要問題是顆粒與粉塵的形成。 LPCVD 工藝可用于淀積 Poly Si、 Si3N4 、 SiO2 等薄膜，由于低氣壓下淀積速率由 kS 控制，變得與溫度關系密切而與氣流關系不大，這使 LPCVD 具有一系列的優(yōu)點。在要求低淀積溫度的場合可采用 PECVD 工藝，但膜質(zhì)量稍差。金屬 CVD 是一個新的重要領域，它允許高密度互連的制作。 習 題 已知某 淀積 工藝在 700oC下受反應速率限制，激活能為2eV，在此溫度下淀積 速率為 100nm/min，則在 800oC下預期的淀積速率為多少？如果 800oC下的淀積速率遠低于預期值，則可以得到什么樣的結論？ LPCVD 較 APCVD 有什么特點 ? 為什么 ?
教學課件相關推薦
鄂ICP備17016276號-1