【正文】 FOR 元件例化標(biāo)號 :元件名 USE ENTITY 庫名 .實(shí)體名(結(jié)構(gòu)體名 )。 以 1位全加器的構(gòu)成為例說明結(jié)構(gòu)體的配置的用法 : 將兩輸入與門、或門、異或門設(shè)置成通用例化元件由結(jié)構(gòu)體引用。 LIBRARY IEEE。 USE 。 ENTITY and2_v IS PORT(a: IN STD_LOGIC。 b: IN STD_LOGIC。 y: OUT STD_LOGIC)。 END and2_v。 ARCHITECTURE and2_arc OF and2_v IS BEGIN y = a AND b。 END and2_arc。 CONFIGURATION and2_cfg OF and2_v IS FOR and2_arc END for。 END and2_cfg。 二輸入與門源代碼： 與門 and2_v仿真波形 LIBRARY IEEE。 USE 。 ENTITY or2_v IS PORT(a: IN STD_LOGIC。 b: IN STD_LOGIC。 y: OUT STD_LOGIC)。 END or2_v。 ARCHITECTURE or2_arc OF or2_v IS BEGIN y = a OR b。 END or2_arc。 CONFIGURATION or2_cfg OF or2_v IS FOR or2_arc END for。 END or2_cfg。 二輸入或門源代碼： 或門 or2_v仿真波形 LIBRARY IEEE。 USE 。 ENTITY xor2_v IS PORT(a: IN STD_LOGIC。 b: IN STD_LOGIC。 y: OUT STD_LOGIC)。 END xor2_v。 ARCHITECTURE xor2_arc OF xor2_v IS BEGIN y = a XOR b。 END xor2_arc。 CONFIGURATION xor2_cfg OF xor2_v IS FOR xor2_arc END for。 END xor2_cfg。 異或門源代碼： 異或門 xor2_v仿真波形 LIBRARY IEEE。 USE 。 ENTITY add1_v IS PORT(A : IN STD_LOGIC。 B : IN STD_LOGIC。 Cin : IN STD_LOGIC。 Co : OUT STD_LOGIC。 S : OUT STD_LOGIC)。 END add1_v。 ARCHITECTURE structure OF add1_v IS COMPONENT and2_v PORT(a : IN STD_LOGIC。 b : IN STD_LOGIC。 y : OUT STD_LOGIC)。 END COMPONENT。 全加器源代碼： COMPONENT or2_v PORT(a : IN STD_LOGIC。 b : IN STD_LOGIC。 y : OUT STD_LOGIC)。 END COMPONENT。 COMPONENT xor2_v PORT(a : IN STD_LOGIC。 b : IN STD_LOGIC。 y : OUT STD_LOGIC)。 END COMPONENT。 SIGNAL tmp1,tmp2,tmp3 : STD_LOGIC。 FOR U1,U2 : xor2_v USE ENTITY ( xor2_arc)。 FOR U3,U4 : and2_v USE ENTITY ( and2_arc)。 FOR U5 : or2_v USE ENTITY ( or2_arc)。 BEGIN U1 : xor2_v PORT MAP(A,B,tmp1)。 U2 : xor2_v PORT MAP(tmp1,Cin,S)。 U3 : and2_v PORT MAP(tmp1,Cin,tmp2)。 U4 : and2_v PORT MAP(A,B,tmp3)。 U5 : or2_v PORT MAP(tmp2,tmp3,Co)。 END structure。 全加器 add1_v仿真波形 實(shí)際上如果僅僅要構(gòu)成 1位全加器，采用行為描述方式只需幾條邏輯語句即可。 LIBRARY IEEE。 USE 。 ENTITY add1_v IS PORT(A : IN STD_LOGIC。 B : IN STD_LOGIC。 Cin : IN STD_LOGIC。 Co : OUT STD_LOGIC。 S : OUT STD_LOGIC)。 END add1_v。 ARCHITECTURE structure OF add1_v IS BEGIN S = A XOR B XOR Cin。 Co = (A XOR B) AND Cin OR (A AND B)。 END structure。 全加器 add1_v仿真波形 MAXPLUSII基本操作 電路模擬 ? 以 SPICE為例 – 電路模擬的基本功能 – 軟件基本結(jié)構(gòu) – 電路描述 電路模擬的基本功能 ? 可處理的元器件 ：電阻、電容、電感、互感、獨(dú)立電流源、電壓源、傳輸線、四種受控源、四種器件（二極管、雙極管、結(jié)型場效應(yīng)管、 MOS）等 ? 可完成的分析功能 ： – 直流分析 ：典型的是求解直流轉(zhuǎn)移特性 (.DC)，輸入加掃描電壓或電流 ， 求輸出和其他節(jié)點(diǎn)（ 元 件 連 接 處 ） 電 壓 或 支 路 電 流 ； 還有 .TF、 .OP、 .SENSE – 交流分析 (.AC)：以頻率為變量 ， 在不同的頻率上求出穩(wěn)態(tài)下輸出和其他節(jié)點(diǎn)電壓或支路電流的幅值和相位 。 噪聲分析和失真分析 – 瞬態(tài)分析 (.TRAN)：以時(shí)間為變量，輸入加隨時(shí)間變化的信號，計(jì)算輸出和其節(jié)點(diǎn)電壓或支路電流的瞬態(tài)值。 – 溫度特性分析 (.TEMP)：不同溫度下進(jìn)行上述分析，求出電路的溫度特性 ? 電路模擬軟件的基本結(jié)構(gòu) 五部分組成：輸入處理、元器件模型處理、建立電路方程、方程求解和輸出處理 電路模擬軟件的基本結(jié)構(gòu) ? 輸入處理 ：主要完成對輸入文件進(jìn)行編譯，詞法語法檢查、存儲(chǔ)輸入數(shù)據(jù)、其他（元件預(yù)處理等） ? 模型處理 ：元器件的數(shù)學(xué)模型：用數(shù)學(xué)公式描述器件的電流電壓特性 、 與物理參數(shù)和工藝參數(shù)的關(guān)系 主要是非線性元件的模型：如 MOS、 BJT、 二極管等 這些模型編入模型庫 ， 可調(diào)用；也可自行定義后加 入模型庫 電路模擬軟件的基本結(jié)構(gòu)（續(xù)） ? 建立電路方程 根據(jù)電路結(jié)構(gòu) 、 元件參數(shù) 、 分析要求 ， 建立方程 依據(jù)的基本原理是歐姆定律和基爾霍夫定律 （ 解釋 ） 建立的方法很多 ， 以節(jié)點(diǎn)法為例 ? 方程求解 數(shù)值解法 ： 線性代數(shù)方程組解法 、 非線性方程組解法 、常微分方程組解法 線性電路的直流分析 ：選主元的高斯消去法或 LU分解法 非線性電路的直流分析 ：對非線性元件進(jìn)行線性化處理 ,迭代方法 交流分析 ：線性電路 、 非線性電路 ， 處理同上 瞬態(tài)分析 ：常微分方程組 ， 通過數(shù)值積分轉(zhuǎn)換 ? 輸出處理 ：選擇輸出內(nèi)容和輸出方式 （ 表格和曲線 ） 電路描述 ? 較大規(guī)模電路，一般用電路圖輸入，相應(yīng)的編譯程序轉(zhuǎn)換為電路描述語言再進(jìn)行模擬。 電路描述語言 ：描述電路結(jié)構(gòu)、元件參數(shù)、器件模型、電路運(yùn)行環(huán)境、分析類型和輸出要求等 ? 電路描述前首先要畫好電路圖 ， 節(jié)點(diǎn)編號 （ 接地節(jié)點(diǎn)零號 ， 其他正整數(shù) ） ? SPICE的描述語言： – 電路拓?fù)?（ 網(wǎng)表 ） – 采用模型 （ 元件屬性 ） – 仿真內(nèi)容控制 電路描述舉例 VCCM1M2VIN123CMOS INVERTER DC TRANS. CHARACTERISTICS VCC 2 0 5 VIN 1 0 M1 3 1 2 2 MOD1 L=2U W=18U M2 3 1 0 0 MOD2 L=2U W=10U .MODEL MOD1 PMOS LEVEL=3 VTO= ?1 NSUB=2E15 UO=166 .MODEL MOD2 NMOS LEVEL=3 VTO=1 NSUB=2E15 UO=550 .DC VIN 0 5 .PLOT DC V(3) .END 元件語句： 元件名 與之相連的節(jié)點(diǎn)號（ D， G， S， G） 元件參數(shù) (模型名，模型語句與元件語句分開 )