【正文】 K 三種）觸發(fā)器的工作原理、邏輯符號和邏輯功能的表示方法。 理解：邊沿 JK 觸發(fā)器、維持阻塞 D 觸發(fā)器（邊沿 D 觸發(fā)器）、 T 觸發(fā)器和 T’觸 發(fā)器的邏輯功能、特性方程、工作及異步置 0 和異步置 1 的優(yōu)先概念。 21 了解： RS 觸發(fā)器的電路結(jié)構(gòu)及不同功能觸發(fā)器之間的相互轉(zhuǎn)換。 五、 脈沖信號的產(chǎn)生和整形電路（ 5 學(xué)時） 教學(xué)內(nèi)容 （ 1）概述 （ 2）施密特觸發(fā)器 （ 3）多諧振蕩器 （ 4）單穩(wěn)態(tài)觸發(fā)器 （ 5） 555 定時器及其應(yīng)用 重點、難點 重點： 555 定時器構(gòu)成施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器的方法及 外接 RC 定時電路阻容元件參數(shù)的計算。 難點： RC 定時電路中電容 C 的充電和放電過程及定時過程。 教學(xué)基本要求 掌握： 555 定時器的工作原理及其組 成施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器的工作原理。 理解：集成單穩(wěn)態(tài)觸發(fā)器的邏輯功能和門電路組成的多諧振蕩器的工作原理。 了解：門電路組成的施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器的電路結(jié)構(gòu)。 六、 組合邏輯電路（ 10 學(xué)時） 教學(xué)內(nèi)容 （ 1）概述 （ 2）組合邏輯電路的分析方法和設(shè)計方法 （ 3）編碼器 （ 4）譯碼器 （ 5）數(shù)椐選擇器和分配器 （ 6）加法器和數(shù)值比較器 （ 7）組合邏輯電路中的競爭冒險 重點、難點 重點：小規(guī)模集成電路組成的組合邏輯電路的分析方法和設(shè)計方法；中規(guī)模集成組合邏輯電路的邏輯功能與應(yīng)用。 難點：組合邏輯電路分析中的功能判斷；組合邏輯電路中的競爭與冒險現(xiàn)象。 教學(xué)基本要求 掌握：組合電路的基本分析方法和設(shè)計方法；常用中規(guī)模集成組合邏輯電路的功能和使用方法。 理解：常用中規(guī)模集成組合邏輯電路的工作原理；真值表在組合邏輯電路分析和設(shè)計中的重要作用。 了解：組合邏輯電路中的競爭和冒險現(xiàn)象。 七、時序邏輯電路（ 10 學(xué)時） 教學(xué)內(nèi)容 （ 1）概述 （ 2）時序邏輯電路的分析方法 （ 3）計數(shù)器 （ 4）寄存器和移位寄存器 （ 5）同步時序邏輯電路的設(shè)計 重點、難點 22 重點：同步時序邏輯電路的分析方 法；利用集成計數(shù)器的置零和置數(shù)功能構(gòu)成 N 任意進(jìn)制計數(shù)器； 難點：同步時序邏輯電路的設(shè)計方法；具有輸入控制變量的同步時序邏輯電路的分析；異步時序邏輯電路的分析。 教學(xué)基本要求 掌握：時序邏輯電路的分析方法，特別是同步時序邏輯電路的分析；常用中規(guī)模集成時序邏輯電路的邏輯功能和使用方法。 理解：常用時序邏輯電路的工作原理；同步時序邏輯電路的設(shè)計方法。 了解：順序脈沖發(fā)生電路。 *八、數(shù)模和模數(shù)轉(zhuǎn)換器（ *4 學(xué)時） 教學(xué)內(nèi)容 （ 1）概述 （ 2） D/A 轉(zhuǎn)換器 （ 3） A/D 轉(zhuǎn)換器 重點、難點 重點： D/A 和 A/D 轉(zhuǎn)換器基本概念。 難點：雙積分型的 A/D 轉(zhuǎn)換器的工作原理。 教學(xué)基本要求 掌握： D/A 和 A/D 轉(zhuǎn)換器的基本工作原理 . 理解：權(quán)電阻及倒 T 形電阻網(wǎng)絡(luò) D/A 轉(zhuǎn)換器的工作原理；并聯(lián)比較型和雙積分型 A/D 轉(zhuǎn)換器的工作原理。 了解 : D/A 和 A/D 轉(zhuǎn)換器的主要技術(shù)指標(biāo)。 九、半導(dǎo)體存儲器（ 2 學(xué)時） 教學(xué)內(nèi)容 （ 1）概述 （ 2）只讀存儲器（ ROM） （ 3） *隨機(jī)存取存儲器（ RAM） 重點、難點 重點 : ROM 特點和擴(kuò)展應(yīng)用； PROM 的原理和應(yīng)用。 難點 : *RAM 電路的結(jié)構(gòu)和特點； *多片 RAM 的字和位 同時擴(kuò)展。 教學(xué)基本要求 掌握： ROM 和 RAM 的工作原理；用 PROM 實現(xiàn)組合邏輯函數(shù)。 理解：固定 ROM、 PROM 和 EPROM 的電路結(jié)構(gòu)、工作原理及特點； *RAM 電路的結(jié)構(gòu)及位擴(kuò)展和字?jǐn)U展。 了解 :*RAM 存儲單元的工作原理； ROM 和 RAM 集成芯片的功能。 *第 10 章 可編程邏輯器件及其應(yīng)用（ *4 學(xué)時） 教學(xué)內(nèi)容 （ 1）概述（ PLD） （ 2）可編程陣列邏輯 (PAL) (3) 通用陣列邏輯 (GAL) (4) *在系統(tǒng)可編程邏輯器件 (ISPPLD) 重點、難點 重點： GAL 器件的基本結(jié)構(gòu)及 特點； ispPLD 器件的基本結(jié)構(gòu)、特點以及信號大致流程；*ispEXPERT 開發(fā)軟件的應(yīng)用。 23 難點：建立設(shè)計原理圖源文件；源文件的編譯、糾錯、器件適配與仿真。 教學(xué)基本要求 掌握：復(fù)雜可編程邏輯器件（ CPLD）的電路結(jié)構(gòu)及信號流向；通用陣列邏輯 (GAL)的電路結(jié)構(gòu)。 理解： CPLD 的開發(fā)流程和開發(fā)軟件 ispEXPERT；原理圖輸入法建立設(shè)計源文件的方法。 了解 : *開發(fā)軟件兩種建立設(shè)計源文件的方法。 三、建議學(xué)時分配表 章次 教學(xué)內(nèi)容 學(xué)時分配 理論教學(xué) 實驗 上機(jī) 討論 合計 一 緒論 1 / / / 1 二 邏輯代數(shù)基礎(chǔ) 5 / / 1 6 三 邏輯門電路 6 2 / 8 四 集成觸發(fā)器 10 2 / / 12 五 脈沖信號的產(chǎn)生和整形 5 / / / 5 六 組合邏輯電路 9 4 / 1 14 七 時序邏輯電路 10 4 / / 14 八 *數(shù)模和模數(shù)轉(zhuǎn)換器 *4 / / / *4 九 半導(dǎo)體存儲器 2 2 / / 4 十 *可編程邏輯器件及其應(yīng)用 *4 / / / *4 總 計 48 14 / 2 64 四、實驗內(nèi)容與安排 章節(jié) 實驗項目名稱 內(nèi)容 提要 實驗學(xué)時 備注 第三章 實驗 1 門電路 常用門電路邏輯功能的測試 2 必做 第四章 實驗 2 觸發(fā)器 常用觸發(fā)器邏輯功能的測試 2 必做 第六章 實驗 3 全加器 用門電路設(shè)計實現(xiàn)半加器和全加器，并驗證邏輯功能 2 必做 第六章 實驗 4 數(shù)據(jù)選擇器 數(shù)據(jù)選擇器邏輯功能的測試及應(yīng)用 2 必做 第七章 實驗 5 計數(shù)器 計數(shù)器的組成及邏輯功能的測試 2 必做 綜合 實驗 6 綜合設(shè)計題 計數(shù)與譯碼顯示電路的設(shè)計 4 必做 五、教材、教學(xué)參考書 建議使用教材：（取其一） 1.《數(shù)字電子技術(shù)》（第 2 版）楊 志忠主編 高等教育出版社 2020 年 12 月出版。 2．《數(shù)字電子技術(shù)》（第二版）周良權(quán)、方向喬主編 高等教育出版社 2020 年 12 月出版。 建議參考書： 1.《電子技術(shù)基礎(chǔ)學(xué)習(xí)指導(dǎo)》高寧編 山東科技技術(shù)出版社 2020 年 3 月出版。 2.《數(shù)字電子技術(shù)常見題型解析及模擬題》（第 2 版）王公望編 西北工業(yè)大學(xué)出版社 2020 24 年 10 月出版。 3．《數(shù)字電子技術(shù)基礎(chǔ)簡明教程》（第二版）清華大學(xué)電子學(xué)教研室編 余孟嘗主編 高等教育出版社 1999 年 10 月出版。 六、考核方式與成績評定 考核方式：筆試（閉卷）。 各教學(xué)環(huán)節(jié)占 總分的比例：實驗、作業(yè)及平時測驗： 25%，期中考試： 15%， 期末考試： 60% 七、說明 ： ，熟練掌握和掌握的部分的內(nèi)容。 ，用“ *”號標(biāo)出，供選用。 ，講授方式一般可由教師自行安排。 一般地說講課是主要的教學(xué)環(huán)節(jié)。但大綱中的少量內(nèi)容也可由任課教師自行安排，通過實驗、習(xí)題或課外自學(xué)讓學(xué)生掌握。 ： 習(xí)題課的目的是幫助學(xué)生消化和掌握本課程的重點內(nèi)容，加深對基本概念的理解，培養(yǎng)學(xué)生運(yùn)用理論分 析和解決實際問題的思考方法及能力。習(xí)題課的形式可靈活多樣，應(yīng)配合基本內(nèi)容演示典型例題，分析典型錯誤，說明解題的方法和技巧，應(yīng)富有啟發(fā)性，并解答學(xué)生提出的和作業(yè)中出現(xiàn)的一些普遍性的問題，還可以進(jìn)行課堂討論，課堂練習(xí)等，習(xí)題課上應(yīng)充分調(diào)動學(xué)生的學(xué)習(xí)主動性。 平時作業(yè)是學(xué)習(xí)本課程的必要環(huán)節(jié)，為幫助和促進(jìn)學(xué)生的自學(xué)，啟發(fā)學(xué)生深入思考，鞏固所學(xué)的內(nèi)容，訓(xùn)練學(xué)生的計算技能，要求學(xué)生及時地完成教師所指定的平時作業(yè)，培養(yǎng)自己檢驗和判斷結(jié)果是否正確的能力。平時作業(yè)完成情況及學(xué)習(xí)態(tài)度將作為平時成績，按一定的百分比計入學(xué)期成績中 。 6．實驗課的目的與要求： 數(shù)字電子技術(shù)實驗教學(xué)的目的是通過實驗鞏固所學(xué)的理論知識，訓(xùn)練學(xué)生實驗技能，培養(yǎng)學(xué)生實際工作能力，使其養(yǎng)成良好的實驗習(xí)慣和作風(fēng)。要求學(xué)生學(xué)會正確使用常用電子儀器儀表和實驗設(shè)備；能合理地選擇和正確使用各種常用標(biāo)準(zhǔn)集成電路；掌握基本的電子測量技術(shù)和試驗方法；能正確處理和分析實驗結(jié)果；初步掌握電子電路的故障分析與處理。 執(zhí)筆：廖東進(jìn) 審閱：李培江 審定：余建軍 25 《 VHDL 硬件描述語言》教學(xué)大綱 英文名稱： Very High Speed Hardware Description Language 課程編號： 12315060 適用專業(yè)： 電子信息工程技術(shù) 專業(yè) 總學(xué)時數(shù)： 56 學(xué) 分： 3 一、本課程性質(zhì)、目的和任務(wù) 硬件描述語言 VHDL 是 EDA 技術(shù)的重要組成部分， VHDL 語言是一個標(biāo)準(zhǔn)化的規(guī)范建模語言，它是電子信息工程技術(shù)的一門專業(yè)基礎(chǔ)課程， VHDL 具有與硬件電路和設(shè)計平臺無關(guān)的特性，具有很強(qiáng)的電路行為描述、系統(tǒng)描述和建模能力，所有主流 EDA 工具都支持 VHDL 語言。 EDA 技術(shù)目前在國內(nèi)還處于低級應(yīng)用階段，掌握 EDA 這一有著廣闊應(yīng)用前景的新技術(shù)的應(yīng)用，增強(qiáng)自身 的綜合素質(zhì)，提高競爭能力，是十分迫切的，有著非常重要的意義。 通過開設(shè)《 VHDL 硬件描述語言》這門課程，使學(xué)生了解最新的 EDA 技術(shù)，能夠較為熟練地應(yīng)用 EDA 工具進(jìn)行電路設(shè)計和仿真驗證，使學(xué)生具有一定的分析和設(shè)計中小數(shù)字系統(tǒng)的能力。 二、課程教學(xué)內(nèi)容及要求 第一章 緒論 （ 1） EDA 技術(shù)及其發(fā)展； （ 2） EDA 技術(shù)的應(yīng)用對象； （ 3）硬件描述語言； （ 4） EDA 技術(shù)的優(yōu)勢； （ 5）面向 FPGA 的 EDA 開發(fā)流程； （ 6）專用集成電路設(shè)計流程； （ 7）面向 FPGA 的 EDA 開發(fā)工具； （ 8） Quartus II 概述； （ 9） IP 核； （ 10） EDA 技術(shù)的發(fā)展趨勢。 、難點 重點： VHDL 設(shè)計方法 難點：專用集成電路設(shè)計流程 通過學(xué)習(xí)了解 EDA 技術(shù)和 VHDL 語言的任務(wù)、作用和發(fā)展史，明白本課程的學(xué)習(xí)方法。 第二章 PLD 硬件特性與編程技術(shù) （ 1）概論； （ 2）簡單 PLD 原理（ EPROM、 PAL、 PLA、 GAL）； （ 3） CPLD 的結(jié)構(gòu)與工作原理； （ 4） FPGA 的結(jié)構(gòu)與工作原理； （ 5）硬件測試技術(shù)； （ 6） FPGA/CPLD 產(chǎn)品概述； （ 7）編程與配置。 26 、難點 重點： FPGA 的結(jié)構(gòu)與工作原理； 難點： FPGA 的結(jié)構(gòu)與工作原理； 通過本章學(xué)習(xí)，了解 CPLD 和 FPGA 兩種器件的基本結(jié)構(gòu)和工作原理，熟悉 FPGA 和 CPLD 的開發(fā)應(yīng)用選擇。 第三章 VHDL 入門 （ 1）簡單組合電路的 VHDL 描述（多路選擇器及其 VHDL 描述語句結(jié)構(gòu)和語法）； （ 2）簡單時序電路的 VHDL 描述（ D 觸發(fā)器，異步時序電路的 VHDL 描述語句結(jié)構(gòu)和語法）； （ 3）含有層次結(jié)構(gòu)的 VHDL 描述（半加器、全加器的 描述及例子語句）； （ 4）計數(shù)器設(shè)計（整數(shù)加法計數(shù)器的設(shè)計）； （ 5）一般加法計數(shù)器的設(shè)計； （ 6） VHDL 語句結(jié)構(gòu)與語法小結(jié)。 、難點 重點：含有層次結(jié)構(gòu)的 VHDL 描述； 難點：計數(shù)器設(shè)計； 通過本章學(xué)習(xí)，掌握 VHDL 語言結(jié)構(gòu)和語法，掌握簡單數(shù)字電路的一般設(shè)計方法。 第四章 QuartusII 的 HDL 輸入設(shè)計 （ 1）概述； （ 2） VHDL 程序的基本 (模型 )結(jié)構(gòu)（設(shè)計舉例、 USE 定義、實體、結(jié)構(gòu)體）； （ 3） VHDL 語言要素（標(biāo)識符、數(shù)據(jù)對象、數(shù)據(jù)類 型、 VHDL 語言的運(yùn)算操作符）； （ 4） VHDL 最基本的描述語句（進(jìn)程語句、順序描述語句、并行 (并發(fā) )同時語句）； （ 5） VHDL 的其他描述語句（屬性描述與定義語句、塊語句、元件語句、 GENERATE 語句、斷言語句）； （ 6）基本邏輯電路設(shè)計實例（組合邏輯設(shè)計、時序電路設(shè)計、狀態(tài)機(jī)的設(shè)計）。 、難點 重點： VHDL 最基本的描述語句； 難點：并行 (并發(fā) )同時語句理解； 掌握硬件描述語言 VHDL 及其設(shè)計方法。 第五章 VHDL 深入 （ 1）數(shù)據(jù)對象及其示例說 明（常數(shù)、變量、信號的賦值）； （ 2）雙向和三態(tài)電路信號的賦值（三態(tài)門、雙向端口、三態(tài)總線）； （ 3） IF 語句； （ 4）進(jìn)程語句歸納（格式、組成及其