fpga課程設(shè)計(jì)--基于vhdl的2fsk的信號(hào)發(fā)生器-資料下載頁(yè)
2025-01-16 05:31本頁(yè)面
【正文】 when 44=value=10101110。 when 45=value=10100110。 when 46=value=10011111。 when 47=value=10010111。 when 48=value=10001111。 when 49=value=10000111。 when 50=value=01111111。 when 51=value=01110111。 when 52=value=01101111。 when 53=value=01100111。 when 54=value=01011111。 when 55=value=01011000。 when 56=value=01010000。 when 57=value=01001001。 when 58=value=01000010。 when 59=value=00111011。 when 60=value=00110100。 when 61=value=00101110。 when 62=value=00101000。 when 63=value=00100010。 when 64=value=00011101。 when 65=value=00011000。 when 66=value=00010011。 when 67=value=00001111。 when 68=value=00001100。 when 69=value=00001000。 when 70=value=00000110。 when 71=value=00000100。 when 72=value=00000010。 when 73=value=00000001。 when 74=value=00000000。 when 75=value=00000000。 when 76=value=00000000。 when 77=value=00000001。 when 78=value=00000010。 when 79=value=00000100。 when 80=value=00000110。 when 81=value=00001000。 when 82=value=00001100。 when 83=value=00001111。 when 84=value=00010011。 when 85=value=00011000。 when 86=value=00011101。 when 87=value=00100010。 when 88=value=00101000。 when 89=value=00101110。 when 90=value=00110100。 when 91=value=00111011。 when 92=value=01000010。 when 93=value=01001001。 when 94=value=01010000。 when 95=value=01011000。 when 96=value=01011111。 when 97=value=01100111。 when 98=value=01101111。 when 99=value=01110111。 when others=NULL。 END CASE。END PROCESS。END PSKFSK_ARCH。參考資料[1] 褚振勇，齊亮．FPGA設(shè)計(jì)及應(yīng)用[M] ．西安：西安電子科技大學(xué)出版社，2006．
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1