【正文】 可通過直接對芯片結(jié)構(gòu)的設(shè)計實行多種數(shù)字邏輯系統(tǒng)功能，而且由于管腳定義的靈活性，大大減輕了電路圖設(shè)計和電路板設(shè)計的工作量及難度，同時，這種基于可編程芯片的設(shè)計大大減少了系統(tǒng)芯片的數(shù)量，縮小了系統(tǒng)的體積，提高了系統(tǒng)的可靠性?；贒DS的信號發(fā)生器是最為理想的信號產(chǎn)生模型，DDS系統(tǒng)有著其他信號發(fā)生器所無法比擬的優(yōu)勢。今天DDS廣泛用于接受機本振、信號發(fā)生器、儀器、通信系統(tǒng)、雷達系統(tǒng)等，尤其適合跳頻無線電通信系統(tǒng)?；贔PGA的正弦信號發(fā)生器結(jié)合了的EDA技術(shù)和DDS理論，在EDA技術(shù)高速、高效、高可靠性的前提下得到了更優(yōu)的設(shè)計效果。但是系統(tǒng)的功能還沒有得到完全利用，由于DDS技術(shù)是利用查表法來產(chǎn)生波形的，則在基于FPGA設(shè)計時只要把ROM改成RAM變可實現(xiàn)任意波形的產(chǎn)生。本次設(shè)計在總體上符合設(shè)計要求，能較好的實現(xiàn)設(shè)計功能。其中也存在有不足之處。第一，在累加器設(shè)計中，沒有采用流水先設(shè)計。因而累加器系統(tǒng)工作頻率沒能得到提高，性能不夠優(yōu)越。第二，設(shè)計波形ROM是沒有很好地利用正弦信號的對稱性來設(shè)計波形數(shù)據(jù)，對系統(tǒng)輸出信號的精度有一定的影響。第三，外圍電路沒有設(shè)計鍵盤輸入模塊，使得操作不夠直觀靈活。以上的幾點不足，自己希望在今后的再次設(shè)計中都能得到完善的彌補。參考文獻[1] 左磊、連小珉、班學(xué)鋼、蔣孝煌. 雙RAM直接數(shù)字合成任意波形發(fā)生器微機插卡研制[J] . 清華大學(xué)學(xué)報. 1999年第39卷第2期 9093[2] 陳世偉. 鎖相環(huán)路原理及應(yīng)用[M]. 兵器工業(yè)出版社. 1990[3] 張玉興. DDS高穩(wěn)高純頻譜頻率源技術(shù)[J]. 系統(tǒng)工程與電子技術(shù). 1997（2）2428[4] 白居玉. 低噪聲頻率合成[M]. 西安交通大學(xué)出版社. 1995年5月第1版[5] 鄭寶輝. 直接數(shù)字頻率合成器相位截斷誤差分析[J]. （6）15[6] 高玉良，李延輝，俞志強．現(xiàn)代頻率合成與控制技術(shù)．北京：航空工業(yè)出版社，2002, 15150[7] 潘松，黃繼夜. EDA技術(shù)實用教程[M]. 科學(xué)出版社 .2005年第2版125[8] 辛春艷. VHDL硬件描述語言[M]. 國防工業(yè)出版社，2002（1）[9] 林明權(quán). VHDL數(shù)字控制系統(tǒng)設(shè)計范例[M]. . 224241[10] 盧毅、賴杰. VHDL與數(shù)字電路設(shè)計[M]. （10）3138[11] 褚振勇、翁木云. FPGA設(shè)計與應(yīng)用[M]. （7）3549[12] 徐志軍、徐光輝. CPLD/FPGA的開發(fā)與應(yīng)用[M].. 6598[13] 趙限光、郭萬有、楊頌華. 可編程邏輯器件原理、開發(fā)與應(yīng)用[M]. 西安電子科技大學(xué)出版社. 2000. 117119[14] 黃智偉. FPGA系統(tǒng)設(shè)計與實踐[M]. （1）3335[15] 馮 程. 用直接數(shù)字頻率合成器產(chǎn)生正弦波[J]. 華中科技大學(xué)本科生論文. 2003. 727[16] 周國富. 利用FPGA實現(xiàn)DDS專用集成電路[J]. 電子技術(shù)應(yīng)用. . 1820[17] Altera Corporation．Altera Digital Library 2002. 1220 [18] Bamp。K Precision Model 4070A User39。 s Manual, 2002. 2515[19] DATA sheets CMOS 80 MHz, Triple 10Bit Video DAC ADV7120，Analog Devices，　Inc．1996．致 謝在本課題的完成中，我得到了很多人的幫助，在此表示衷心的感謝!首先感謝我的導(dǎo)師劉XX老師，我的課題是在他的指導(dǎo)和幫助下完成的，他深厚的理論功底和嚴謹?shù)闹螌W(xué)態(tài)度以及高度的敬業(yè)精神使我受益非淺，對我課題的完成起到了至關(guān)重要的作用。同時感謝我的同學(xué)對我無私的幫助。感謝給予我理論幫助的各位參考文獻的作者。最后感謝我的家人對我的支持和理解。XXX 2007年6月附錄A 信號發(fā)生器頂層電路圖圖1 正弦信號發(fā)生器頂層模塊附錄B 源程序清單相位累加器LIBRARY IEEE。USE 。USE 。ENTITY LEIJIA ISPORT(K:IN STD_LOGIC_VECTOR (23 DOWNTO 0)。EN: IN STD_LOGIC。RESET: IN STD_LOGIC。CLK: IN STD_LOGIC。DOUT: OUT STD_LOGIC_VECTOR (7 DOWNTO 0))。END。ARCHITECTURE BEHAV OF LEIJIA ISSIGNAL TEMP: STD_LOGIC_VECTOR(23 DOWNTO 0)。BEGINPROCESS(CLK,EN,RESET) ISBEGINIF RESET=39。139。 THENTEMP=000000000000000000000000。ELSEIF CLK39。EVENT AND CLK=39。139。THEN IF EN=39。139。 THENTEMP=TEMP+K。END IF。END IF。END IF。DOUT=TEMP(23 downto 16)。END PROCESS。END BEHAV。波形ROMLIBRARY IEEE。USE 。USE 。USE 。ENTITY ROM IS PORT(ADDER:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 DAOUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。END ENTITY ROM。ARCHITECTURE ART OF ROM IS BEGIN PROCESS(ADDER) IS BEGIN CASE ADDER IS when00000000=DAOUT=10000000。 when00000001=DAOUT=10000011。 when00000010=DAOUT=10000110。 when00000011=DAOUT=10001001。 when00000100=DAOUT=10001101。 when00000101=DAOUT=10010000。 when00000110=DAOUT=10010011。 when00000111=DAOUT=10010110。 when00001000=DAOUT=10011001。 when00001001=DAOUT=10011100。 when00001010=DAOUT=10011111。 when00001011=DAOUT=10100010。 when00001100=DAOUT=10100101。 when00001101=DAOUT=10101000。 when00001110=DAOUT=10101011。 when00001111=DAOUT=10101110。 when00010000=DAOUT=10110001。 when00010001=DAOUT=10110100。 when00010010=DAOUT=10110111。 when00010011=DAOUT=10111010。 when00010100=DAOUT=10111100。 when00010101=DAOUT=10111111。 when00010110=DAOUT=11000010。 when00010111=DAOUT=11000100。 when00011000=DAOUT=11000111。 when00011001=DAOUT=11001010。 when00011010=DAOUT=11001100。 when00011011=DAOUT=11001111。 when00011100=DAOUT=11010001。 when00011101=DAOUT=11010100。 when00011110=DAOUT=11010110。 when00011111=DAOUT=11011000。 when00100000=DAOUT=11011011。 when00100001=DAOUT=11011101。 when00100010=DAOUT=11011111。 when00100011=DAOUT=11100001。 when00100100=DAOUT=11100011。 when00100101=DAOUT=11100101。 when00100110=DAOUT=11100111。 when00100111=DAOUT=11101001。 when00101000=DAOUT=11101010。 when00101001=DAOUT=11101100。 when00101010=DAOUT=11101110。 when00101011=DAOUT=11101111。 when00101100=DAOUT=11110001。 when00101101=DAOUT=11110010。 when00101110=DAOUT=11110100。 when00101111=DAOUT=11110101。 when00110000=DAOUT=11110110。 when00110001=DAOUT=11110111。 when00110010=DAOUT=11111001。 when00110011=DAOUT=11111010。 when00110100=DAOUT=11111010。 when00110101=DAOUT=11111011。 when00110110=DAOUT=11111100。 when00110111=DAOUT=11111101。 when00111000=DAOUT=11111110。 when00111001=DAOUT=11111110。 when00111010=DAOUT=11111111。 when00111011=DAOUT=11111111。 when00111100=DAOUT=11111111。 when00111101=DAOUT=11111