【導(dǎo)讀】字頻率計(jì),輸入信號(hào)頻率通過(guò)數(shù)碼管來(lái)顯示。設(shè)計(jì)中采用VerilogHDL語(yǔ)言編程,運(yùn)用QUARTUSⅡ軟件實(shí)現(xiàn)。境進(jìn)行編輯、綜合測(cè)試,并進(jìn)行引腳鎖定。[1]潘松,王國(guó)棟.VHDL實(shí)用教程[M].西安:電子科技大學(xué)出版社,20xx.[2]黃智偉.FPGA系統(tǒng)設(shè)計(jì)與實(shí)踐[M].北京:電子工業(yè)出版社,20xx.八位十進(jìn)制數(shù)字頻率計(jì)的基本原理是,測(cè)頻法和測(cè)周期法。測(cè)頻的控制);十進(jìn)制計(jì)數(shù)器模塊,對(duì)測(cè)量的脈沖進(jìn)行計(jì)數(shù);數(shù)碼管顯示模塊,用于測(cè)量的結(jié)果,通過(guò)試驗(yàn)箱上的數(shù)碼管顯示,利用動(dòng)態(tài)掃描顯示。Quartus進(jìn)入程序主窗口。主程序模塊名一致。Decode_8S缺失,仔細(xì)檢查后發(fā)現(xiàn)沒(méi)有創(chuàng)建Decode_8S源程序文件。后,把錯(cuò)誤修正了。1)運(yùn)行QuartusII軟件,打開工程。真正為社會(huì)服務(wù),從而提高自己的實(shí)際動(dòng)手能力和獨(dú)立思考的能力。平臺(tái)還有實(shí)訓(xùn)老師在兩周實(shí)訓(xùn)以來(lái)的不斷指導(dǎo)和同學(xué)的熱情幫助。