freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

eda課程設(shè)計--基于fpga的dds信號發(fā)生器設(shè)計(編輯修改稿)

2024-12-22 17:17 本頁面
 

【文章內(nèi)容簡介】 波 器波 形 輸 出 控 制 數(shù) 據(jù) 圖 11:DDS 原理圖 波形存儲器產(chǎn)生的所需波形的幅值的數(shù)字數(shù)據(jù)通過 D/A轉(zhuǎn)換器轉(zhuǎn)換成模擬信號,經(jīng)過低通濾波器濾除不需要的分量以便輸出頻譜純凈的 所需信號。信號發(fā)生器的輸出頻率 fo 可表示為: NsfMfMf 2..0 ??? ( ) 式中 sf 為系統(tǒng)時鐘, f? 為系統(tǒng)分辨率, N 為相位累加器位數(shù), M 為相位累加器的增量。 參數(shù)確定及誤差分析 . 2 參數(shù)確定 首先確定系統(tǒng)的分辨率 f? ,最高頻率 maxf ,及最高頻率 maxf 下的最少采樣點數(shù) minN 根據(jù)需要產(chǎn)生的最高頻率 maxf 以及該頻率下的最少采樣點數(shù) minN ,由公式 minmax .Nffs ? () 確定系統(tǒng)時鐘 sf 的下限值。同時又要滿足分辨率計算公式 ffNs ??2 () 綜合考慮決定 sf 的值。 選定了 sf 的值后,則由公式 ()可 得 N2 = ffs? ,據(jù)此可確定相位累加器位數(shù) N。 然后由最高輸出頻率 Mffo ??? () 推出 M= S2 ,得出相位增量寄存器為 S 位。 確定波形存儲器的地址位數(shù) W,本系統(tǒng)中決定寄存 Z2 個數(shù)據(jù)值,因此 RAM 地址為 Z 位。 一般選用 FPGA/CPLD 器件作為 DDS 的實現(xiàn)器件,對于 D/A 轉(zhuǎn)換器的選擇,首先要考慮到 D/A 轉(zhuǎn)換器的轉(zhuǎn)換速率。要實現(xiàn)所需的頻率, D/A 的轉(zhuǎn)換速度要大于 ,然后根據(jù) D/A 轉(zhuǎn)換器字長所帶來的誤差,決定 D/A 的位數(shù)。由此選擇 D/A 轉(zhuǎn)換器的型號。 1 .DDS 基本原理 DDS 建 立在采樣定理基礎(chǔ)上,首先對需要產(chǎn)生的波形進行采樣,將采樣值數(shù)字化后存入存儲器作為查找表,然后通過查表讀取數(shù)據(jù),再經(jīng) D/A 轉(zhuǎn)換器轉(zhuǎn)換為模擬量,將保存的波形重新合成出來。 DDS 基本原理框圖如圖 1 所示。 除了濾波器 (LPF)之外, DDS 系統(tǒng)都是通過數(shù)字集成電路實現(xiàn)的,易于集成和小型化。系統(tǒng)的參考時鐘源通常是一個具有高穩(wěn)定性的晶體振蕩器, 為各組成部分提供同步時鐘。頻率控制字 (FSW)實際上是相位增量值 (二進制編碼 )作為相位累加器的累加值。相位累加器在每一個參考時鐘脈沖輸入時,累加一次頻率 字,其輸出相應(yīng)增加一個步長的相位增量。由于相位累加器的輸出連接在波形存儲器(ROM)的地址線上,因此其輸出的改變就相當于查表。這樣就可以通過查表 把存儲在波形存儲器內(nèi)的波形抽樣值 (二進制編碼 )查找出來。 ROM的輸出送到 D/A轉(zhuǎn)換器,經(jīng) D/A 轉(zhuǎn)換器轉(zhuǎn)換成模擬量輸出。 ( BS 系列, BP 系列 ) 撥碼開關(guān)是一種 用來操作控制的地址開關(guān),采用的是 0/1 的二進制編碼原理 , 通俗的說也就是一款能用手撥動的微型的開關(guān) 。撥碼開關(guān)種類較多,本次課程設(shè)計主要利用 BS 系列撥碼開關(guān),其特點為: 本體比較大,撥動推扭用手直接撥動起來很方便。這款的腳間距只有一種 的,有直插跟貼片之分,不過直插的用得很多,貼片的很少見。 圖 2 撥碼開關(guān)原理圖 系統(tǒng)總體方案設(shè)計 該設(shè)計以 FPGA 開發(fā)平臺為核心,將各波形的幅值 /相位量化數(shù)據(jù)存儲在ROM 內(nèi),按照設(shè)定頻率,以相應(yīng)頻率控制字 k 為步進,對相位進行累加,以累加相位 值作為地址碼讀取存放在存儲器內(nèi)的波形數(shù)據(jù),經(jīng) D/A 轉(zhuǎn)換和幅度控制、濾波即可得到所需波形。波形發(fā)生器采取全數(shù)字化結(jié)構(gòu),用硬件描述語言 Verilog 設(shè)計實現(xiàn)其頻率可調(diào)可顯示。經(jīng)開發(fā)平臺的 D/A 轉(zhuǎn)化和外加濾波整形處理波形數(shù)據(jù),理論上能夠?qū)崿F(xiàn)任意頻率的各種波形。系統(tǒng)按工作原理和控制對象的先后分為三個功能單元:波形數(shù)據(jù)產(chǎn)生單元、 D/A 轉(zhuǎn)化單元和濾波整形處理單元。波形數(shù)據(jù)產(chǎn)生單元除具有波形數(shù)據(jù)輸出功能外,還有頻率設(shè)置和輸出顯示功能。波形信號 輸出頻率范圍 控制 在 0HZ—— 500KHZ 之間以 步進,輸出幅度 控制 在0Vp_p—— 10Vp_p 之間以 進行步 進 。 D/A 轉(zhuǎn)換單元負責(zé)對從 ROM 表里讀取的波形數(shù)據(jù)進行 D/A 轉(zhuǎn)換,對 D/A 轉(zhuǎn)換器件的選用從建立時間、位數(shù)、轉(zhuǎn)化誤差和轉(zhuǎn)換時間等四個方面考慮 。
點擊復(fù)制文檔內(nèi)容
公司管理相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖片鄂ICP備17016276號-1