pld發(fā)展概述(編輯修改稿)
2025-02-23 17:00 本頁面
【文章內容簡介】 。常用門電路在 PLD中的表示法(a)與門； (b)或門； (c)輸入緩沖器； (d)三態(tài)輸出緩沖器； (e)非門基本 PROM結構 基本 PLA結構 基本 PAL結構 基本 GAL結構 GAL器件宏單元結構 低密度 PLD器件比較高密度 PLD器件? CPLD? FPGAAltera的 MAX7000系列主要包括 ? 邏輯陣列塊 (LogicArrayBlockLAB)? 宏單元 (MacroCell)? 擴展 /并行乘積項? 可編程連線陣列(ProgrammableInterconnectArrayPIA)? IO控制塊 AlteraMAX7000系列 結構圖 4個相似的邏輯陣列塊 LAB（ Logic Array Block） 每個 LAB中有 16個宏單元此芯片有 64個宏單元可編程的 I/O控制塊可控制每個 I/O引腳單獨為三種工作方式：輸入、輸出和雙向芯片內部的所有單元都是通過內連矩陣 PIA連接起來主要組成：LAB邏輯陣列塊PIA可編程內聯 矩陣I/O控制塊可編程內連矩陣 PIA（ ProgrammableInterconnectionArray）PIA信號來源 :專用輸入引腳I/O引腳宏單元的輸出編程單元：它控制兩輸入端的與門是否傳送對應的 PIA信號去 LAB，實現軟開關作用
教學課件相關推薦
鄂ICP備17016276號-1