pld發(fā)展概述-wenkub
2023-02-24 17:00:24 本頁面
【正文】 品自動化設(shè)計過程。Devices? 可編程邏輯器件 (PLD)? 自頂向下的設(shè)計：一個系統(tǒng)的描述可以從最高抽象的結(jié)構(gòu)依此向下到達最基本的邏輯門或者開關(guān)。電路 是一種將大量晶體管組合到單一芯片的集成電路，其集成度大于大規(guī)模集成電路。ScaleFPGA原理與設(shè)計? 超大規(guī)模集成 ? 計算機里的控制核心微處理器就是超大規(guī)模集成電路的最典型實例。PLD? PLD是近幾年來大規(guī)模集成電路發(fā)展最快的產(chǎn)品。學好 PLD設(shè)計的幾個要求 4. 數(shù)字邏輯知識是根本。II? HDL硬件設(shè)計語言介紹： VHDL? VHDL語言深入介紹? CPLD/FPGA器件相關(guān)硬件電路介紹? 實驗? 20世紀 70年代，熔絲編程的 PROM和 PLA器件是最早的可編程邏輯器件。? 20世紀 80年代末， Lattice公司推出了系列 CPLD器件。CoolRunner、 XC9500等 CPLD系列以及 XC4000、 Spartan以及 Virtex等 FPGA系列。低密度 PLD器件和高密度 PLD器件。與或陣列(a)與門； (b)或門； (c)輸入緩沖器； (d)三態(tài)輸出緩沖器； (e)非門基本 PROM結(jié)構(gòu) 基本 PAL結(jié)構(gòu) GAL器件宏單元結(jié)構(gòu) ArrayInterconnectMAX70004個相似的邏輯陣列塊 LAB（ Logic Array Block） 每個 LAB中有 16個宏單元此芯片有 64個宏單元可編程的 I/O控制塊可控制每個 I/O引腳單獨為三種工作方式：輸入、輸出和雙向芯片內(nèi)部的所有單元都是通過內(nèi)連矩陣 PIA連接起來
教學課件相關(guān)推薦
鄂ICP備17016276號-1