cpldfpga與asic原理與設(shè)計(jì)(編輯修改稿)
2025-01-18 05:56 本頁面
【文章內(nèi)容簡(jiǎn)介】 “搭積木”的方法的方法進(jìn)行設(shè)計(jì)。必須熟悉各種中小規(guī)模芯片的使用方法，從中挑選最合適的器件，缺乏靈活性。 –設(shè)計(jì)系統(tǒng)所需要的芯片種類多，且數(shù)量很大。 緒論 返回 ? 采用中小規(guī)模器件的局限 –電路板面積很大，芯片數(shù)量很多，功耗很大，可靠性低－－提高芯片的集成度 –設(shè)計(jì)比較困難－－能方便地發(fā)現(xiàn)設(shè)計(jì)錯(cuò)誤 –電路修改很麻煩－－提供方便的修改手段 ? PLD器件的出現(xiàn)改變了這一切 緒論 返回 2 . 現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)方法 隨著 PLD器件的出現(xiàn)和計(jì)算機(jī)技術(shù)的發(fā)展，使 EDA技術(shù)得到了廣泛應(yīng)用。設(shè)計(jì)方法也因此發(fā)展了根本性的變化。由傳統(tǒng)的“自底向上”的設(shè)計(jì)方法轉(zhuǎn)變?yōu)橐环N新的“自頂向下”的設(shè)計(jì)方法?！白皂斚蛳隆钡脑O(shè)計(jì)方法的設(shè)計(jì)流程如下： 緒論 返回 第一步進(jìn)行行為設(shè)計(jì) 第二步進(jìn)行結(jié)構(gòu)設(shè)計(jì) 第三步是把結(jié)構(gòu)轉(zhuǎn)化成邏輯圖，即進(jìn)行邏輯設(shè)計(jì)； 第四步是進(jìn)行電路設(shè)計(jì)，將邏輯圖進(jìn)一步轉(zhuǎn)換成電路圖。 最后一步是進(jìn)行 ASIC的版圖設(shè)計(jì)，即將電路轉(zhuǎn)換成版圖，或者用可編程 ASIC實(shí)現(xiàn)（如 CPLD/FPGA）。 “自底向上”和“自頂向下”設(shè)計(jì)步驟 緒論 返回 Bottomup 系統(tǒng)分解 單元設(shè)計(jì) 功能模塊劃分 子系統(tǒng)設(shè)計(jì) 系統(tǒng)集成 Topdown 行為設(shè)計(jì) 結(jié)構(gòu)設(shè)計(jì) 邏輯設(shè)計(jì) 電路設(shè)計(jì) 版圖設(shè)計(jì) 緒論 返回 3． CPLD/FPGA設(shè)計(jì)流程 只要有數(shù)字電路的基礎(chǔ)，還是能較容易和快速地學(xué)會(huì)利用 CPLD/FPGA設(shè)計(jì)數(shù)字系統(tǒng)的。數(shù)字系統(tǒng)的基本部件比較簡(jiǎn)單 ,它們是一些與門、或門、非門、觸發(fā)器、多路選擇器等，宏器件也是一些加法器、乘法器等。 CPLD/FPGA器件的設(shè)計(jì)一般分為設(shè)計(jì)輸入、設(shè)計(jì)實(shí)現(xiàn)和編程三個(gè)主要設(shè)計(jì)步驟。 緒論 返回 設(shè)計(jì)準(zhǔn)備和系統(tǒng)劃分 設(shè)計(jì)輸入（原理圖、 HDL語言或波形圖） 編譯并進(jìn)行功能仿真 設(shè)計(jì)處理（ EDA工具綜合） 廠家綜合庫 適配前時(shí)序仿真 適配器 適配后仿真模型 器件編程文件 適配報(bào)告 適配后時(shí)序仿真 CPLD/FPGA實(shí)現(xiàn) ASIC實(shí)現(xiàn) 緒論 返回 常用 EDA設(shè)計(jì)工具介紹 PSPICE仿真器在 1985年第一次出現(xiàn)后，經(jīng)歷了不斷的增強(qiáng)和改造，已經(jīng)被成千上萬的工程師試驗(yàn)和證實(shí)； PSPICE是為模擬和混合信號(hào)設(shè)計(jì)而特性化的仿真器。使用其靈活的內(nèi)部模型，用戶可以仿真包括從高頻系統(tǒng)到低功耗 IC設(shè)計(jì)的任何模擬系統(tǒng)，用戶可以使用數(shù)據(jù)表創(chuàng)建新器件的模型。它可以進(jìn)行各種各樣的電路仿真、激勵(lì)建立、溫度與噪聲分析、模擬控制、波形輸出、數(shù)據(jù)輸出、并在同一窗口內(nèi)同時(shí)顯示模擬與數(shù)字的仿真結(jié)果。無論對(duì)哪種器件哪些電路進(jìn)行仿真，都可以得到精確的仿真結(jié)果，并可以自行建立元器件及元器件庫。 緒論 返回 2. EWB仿真軟件 EWB(Electronic Workbench)軟件是 Interactive ImageTechnologies Ltd 在 20世紀(jì) 90年代初推出的電路仿真軟件。目前普遍使用的是 ，相對(duì)于其它 EDA軟件，它是較小巧的軟件（只有 16M）。但它對(duì)模數(shù)電路的混合仿真功能卻十分強(qiáng)大，幾乎 100%地仿真出真實(shí)電路的結(jié)果，并且它在桌面上提供了萬用表、示波器、信號(hào)發(fā)生器、掃頻儀、邏輯分析儀、數(shù)字信號(hào)發(fā)生器、邏輯轉(zhuǎn)換器和電壓表、電流表等儀器儀表。它的界面直觀，易學(xué)易用。它的很多功能模仿了 SPICE的設(shè)計(jì)，但分析功能比 PSPICE稍少一些。 緒論 返回 3. MATLAB 軟件 MATLAB軟件是有眾多的面向具體應(yīng)用的工具箱和仿真塊，包含了完整的函數(shù)集用來對(duì)圖像信號(hào)處理、控制系統(tǒng)設(shè)計(jì)、神經(jīng)網(wǎng)絡(luò)等特殊應(yīng)用進(jìn)行分析和設(shè)計(jì)。
試題試卷相關(guān)推薦
鄂ICP備17016276號(hào)-1