cpldfpga與asic原理與設計(編輯修改稿)
2025-01-18 05:56 本頁面
【文章內容簡介】 “搭積木”的方法的方法進行設計。必須熟悉各種中小規(guī)模芯片的使用方法，從中挑選最合適的器件，缺乏靈活性。 –設計系統(tǒng)所需要的芯片種類多，且數(shù)量很大。 緒論 返回 ? 采用中小規(guī)模器件的局限 –電路板面積很大，芯片數(shù)量很多，功耗很大，可靠性低－－提高芯片的集成度 –設計比較困難－－能方便地發(fā)現(xiàn)設計錯誤 –電路修改很麻煩－－提供方便的修改手段 ? PLD器件的出現(xiàn)改變了這一切 緒論 返回 2 . 現(xiàn)代數(shù)字系統(tǒng)的設計方法 隨著 PLD器件的出現(xiàn)和計算機技術的發(fā)展，使 EDA技術得到了廣泛應用。設計方法也因此發(fā)展了根本性的變化。由傳統(tǒng)的“自底向上”的設計方法轉變?yōu)橐环N新的“自頂向下”的設計方法?！白皂斚蛳隆钡脑O計方法的設計流程如下： 緒論 返回 第一步進行行為設計 第二步進行結構設計 第三步是把結構轉化成邏輯圖，即進行邏輯設計； 第四步是進行電路設計，將邏輯圖進一步轉換成電路圖。 最后一步是進行 ASIC的版圖設計，即將電路轉換成版圖，或者用可編程 ASIC實現(xiàn)（如 CPLD/FPGA）。 “自底向上”和“自頂向下”設計步驟 緒論 返回 Bottomup 系統(tǒng)分解 單元設計 功能模塊劃分 子系統(tǒng)設計 系統(tǒng)集成 Topdown 行為設計 結構設計 邏輯設計 電路設計 版圖設計 緒論 返回 3． CPLD/FPGA設計流程 只要有數(shù)字電路的基礎，還是能較容易和快速地學會利用 CPLD/FPGA設計數(shù)字系統(tǒng)的。數(shù)字系統(tǒng)的基本部件比較簡單 ,它們是一些與門、或門、非門、觸發(fā)器、多路選擇器等，宏器件也是一些加法器、乘法器等。 CPLD/FPGA器件的設計一般分為設計輸入、設計實現(xiàn)和編程三個主要設計步驟。 緒論 返回 設計準備和系統(tǒng)劃分 設計輸入（原理圖、 HDL語言或波形圖） 編譯并進行功能仿真 設計處理（ EDA工具綜合） 廠家綜合庫 適配前時序仿真 適配器 適配后仿真模型 器件編程文件 適配報告 適配后時序仿真 CPLD/FPGA實現(xiàn) ASIC實現(xiàn) 緒論 返回 常用 EDA設計工具介紹 PSPICE仿真器在 1985年第一次出現(xiàn)后，經歷了不斷的增強和改造，已經被成千上萬的工程師試驗和證實； PSPICE是為模擬和混合信號設計而特性化的仿真器。使用其靈活的內部模型，用戶可以仿真包括從高頻系統(tǒng)到低功耗 IC設計的任何模擬系統(tǒng)，用戶可以使用數(shù)據(jù)表創(chuàng)建新器件的模型。它可以進行各種各樣的電路仿真、激勵建立、溫度與噪聲分析、模擬控制、波形輸出、數(shù)據(jù)輸出、并在同一窗口內同時顯示模擬與數(shù)字的仿真結果。無論對哪種器件哪些電路進行仿真，都可以得到精確的仿真結果，并可以自行建立元器件及元器件庫。 緒論 返回 2. EWB仿真軟件 EWB(Electronic Workbench)軟件是 Interactive ImageTechnologies Ltd 在 20世紀 90年代初推出的電路仿真軟件。目前普遍使用的是 ，相對于其它 EDA軟件，它是較小巧的軟件（只有 16M）。但它對模數(shù)電路的混合仿真功能卻十分強大，幾乎 100%地仿真出真實電路的結果，并且它在桌面上提供了萬用表、示波器、信號發(fā)生器、掃頻儀、邏輯分析儀、數(shù)字信號發(fā)生器、邏輯轉換器和電壓表、電流表等儀器儀表。它的界面直觀，易學易用。它的很多功能模仿了 SPICE的設計，但分析功能比 PSPICE稍少一些。 緒論 返回 3. MATLAB 軟件 MATLAB軟件是有眾多的面向具體應用的工具箱和仿真塊，包含了完整的函數(shù)集用來對圖像信號處理、控制系統(tǒng)設計、神經網(wǎng)絡等特殊應用進行分析和設計。
試題試卷相關推薦
鄂ICP備17016276號-1