組合邏輯電路設(shè)計(jì)實(shí)驗(yàn)報(bào)告(編輯修改稿)
2025-08-16 04:37 本頁面
【文章內(nèi)容簡(jiǎn)介】 電路原理圖如下： 格雷碼轉(zhuǎn)化： 邏輯分析儀顯示波形：七段數(shù)碼管顯示： 相關(guān)知識(shí)：異步二進(jìn)制加法計(jì)數(shù)器 滿足二進(jìn)制加法原則：逢二進(jìn)一（1+1=10，即Q由1→0時(shí)有進(jìn)位。） 組成二進(jìn)制加法計(jì)數(shù)器時(shí)，各觸發(fā)器應(yīng)當(dāng)滿足： ① 每輸入一個(gè)計(jì)數(shù)脈沖，觸發(fā)器應(yīng)當(dāng)翻轉(zhuǎn)一次；② 當(dāng)?shù)臀挥|發(fā)器由1變?yōu)?時(shí)，應(yīng)輸出一個(gè)進(jìn)位信號(hào)加到相鄰高位觸發(fā)器的計(jì)數(shù)輸入端 。集成4位二進(jìn)制異步加法計(jì)數(shù)器：74LS197 M
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號(hào)-1