29-組合邏輯電路(編輯修改稿)
2025-08-21 14:51 本頁面
【文章內(nèi)容簡介】 B B A BAB AAB C= AB S = AAB?BAB ⊕ A B S C 半加器邏輯電路圖 全加器電路組成原理 COΣABA BA BC OΣ+Ci1 A B C+ +(A B)C+Co 全加器邏輯電路圖 用“ 2個半加器 + 1個或門”組成一個全加器 — AB B A BAB AAB Co1= AB So = AAB?BAB — SoCi CiSoCi SoSoCi Co2 = SoCi S1 Co Ci 其中， Ci為來自低位的進(jìn)位 全加器的和 S1 = SoSoCi ? CiSoCi 全加器的進(jìn)位 Co = Co1 + Co2 全加器電路組成原理 COΣABA BA BC OΣ+Ci1 A B C+ +(A B)C+Co 全加器邏輯電路圖 用“ 2個半加器 + 1個或門”組成一個全加器 由摩根定理 A +B = A ? B可知： Co1= AB Co2 = SoCi Co — AB B A BAB AAB So = AAB?BAB — SoCi CiSoCi SoSoCi S1 Ci 經(jīng)過兩次取反還原了 — AB — SoCi — AB — SoCi Co — SoCi — AB Co o 簡化后的全加器邏輯電路 全加器電路組成原理 — AB B A BAB AAB So = AAB?BAB — SoCi CiSoCi SoSoCi S1 Ci — AB — SoCi Co 簡化后的全加器邏輯電路 盡管通過化簡之后得到了一個方案更加優(yōu)化的全加器邏輯電路，但還需要進(jìn)一步工程化才能用于制作 PCB電路板，比如，器件的選型、電路的布局、 PCB的繪制與制作以及實(shí)驗(yàn)方案的設(shè)計(jì)。 9個與非門即可組成一個全加器，可使用 3片二輸入四與非門 74HC00來實(shí)現(xiàn)： 3個多余的與非門：為了提高電路的抗干擾性能，進(jìn)行接地處理 目 錄 概 念 加法器及其制作 地址譯碼器 譯碼器實(shí)驗(yàn) Secret 地址譯碼器 譯碼器是計(jì)算機(jī)最常用的邏輯部件之一。它是一個多輸入、多輸出的組合邏輯電路，作用是對輸入代碼進(jìn)行“翻譯”，使傳輸通道中相應(yīng)的一路或多路有信號輸出。 0 11 地址譯碼器 在半導(dǎo)體存儲器中存儲的數(shù)據(jù)以“字”為單位。假設(shè)有 N個字，為了尋找這些字，必須給每個“字”一個唯一的編碼，這個編碼稱為地址，故有 N個地址。 儲物柜編號 (“地址” ) 地址譯碼器 CPU向存儲器輸入一個二進(jìn)制地址，地址譯碼器就要給出一個唯一的選通信號找到相應(yīng)的字，因此地址譯碼器有 N個選通信號輸出。 Y0Y1Y2 1A0A1An 1n●●●●
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1