【文章內(nèi)容簡(jiǎn)介】 真值表：是由變量的所有可能取值組合及其對(duì)應(yīng)的函數(shù)值所構(gòu)成的表格。 真值表列寫方法：每一個(gè)變量均有 0、 1兩種取值， n個(gè)變量共有 2i種不同的取值，將這 2i種不同的取值按順序（一般按二進(jìn)制遞增規(guī)律）排列起來(lái)，同時(shí)在相應(yīng)位置上填入函數(shù)的值，便可得到邏輯函數(shù)的真值表。 例如：當(dāng) A、 B取值相同時(shí)，函數(shù)值為 0；否則，函數(shù)取值為 1。 A B F0 00 11 01 10110 邏輯表達(dá)式 邏輯表達(dá)式：是由邏輯變量和與、或、非 3種運(yùn)算符連接起來(lái)所構(gòu)成的式子。 表達(dá)式列寫方法：將那些使函數(shù)值為 1的各個(gè)狀態(tài)表示成全部變量（值為 1的表示成原變量，值為 0的表示成反變量）的與項(xiàng)（例如 A=0、 B=1時(shí)函數(shù) F的值為 1，則對(duì)應(yīng)的與項(xiàng)為 AB）以后相加，即得到函數(shù)的與或表達(dá)式。 BABAF ??A B F0 00 11 01 10110 邏輯圖 邏輯圖：是由表示邏輯運(yùn)算的邏輯符號(hào)所構(gòu)成的圖形。 F＝ＡＢ＋ＢＣ Famp?！?1amp。ABBCＡＢ ＢＣ 波形 圖 波形圖：是由輸入變量的所有可能取值組合的高、低電平及其對(duì)應(yīng)的輸出函數(shù)值的高、低電平所構(gòu)成的圖形。 F＝ＡＢ＋ＢＣ Ａ Ｂ Ｃ F ０ ０ ０ ０ ０ ０ １ ０ ０ １ ０ ０ ０ １ １ １ １ ０ ０ ０ １ ０ １ ０ １ １ ０ １ １ １ １ １ ０ ０ ０ ０ F 邏輯函數(shù)的化簡(jiǎn) 利用公式Ａ＋Ａ＝ 1，將兩項(xiàng)合并為一項(xiàng)，并消去一個(gè)變量。 BCCBCBBCCBBCAACBBCAA B CY???????????)()(1ABCBCABCAA B CCBAA B CCABAA B CY???????????)()(2 若兩個(gè)乘積項(xiàng)中分別包含同一個(gè)因子的原變量和反變量，而其他因子都相同時(shí)，則這兩項(xiàng)可以合并成一項(xiàng)，并消去互為反變量的因子。 運(yùn)用摩根定律 運(yùn)用分配律 運(yùn)用分配律 邏輯函數(shù)化簡(jiǎn)的意義：邏輯表達(dá)式越簡(jiǎn)單，實(shí)現(xiàn)它的電路越簡(jiǎn)單，電路工作越穩(wěn)定可靠。 BAFEB C DABAY ???? )(1BAB CDBADABADB CDABADCDBAY??????????????)()(2 如果乘積項(xiàng)是另外一個(gè)乘積項(xiàng)的因子，則這另外一個(gè)乘積項(xiàng)是多余的。 運(yùn)用摩根定律 利用公式Ａ＋ＡＢ＝Ａ，消去多余的項(xiàng)。 利用公式Ａ＋ＡＢ＝Ａ＋Ｂ，消去多余的變量。 CABCABABCBAABCBCAABY??????????)(DCBADBACBADBACBADBACCBADCBDCACBAY??????????????????)()( 如果一個(gè)乘積項(xiàng)的反是另一個(gè)乘積項(xiàng)的因子，則這個(gè)因子是多余的。 利用公式Ａ＝Ａ（Ｂ＋Ｂ），為某一項(xiàng)配上其所缺的變量，以便用其它方法進(jìn)行化簡(jiǎn)。 CACBBABBCAACBCBACBABCACBACBACBBACCBACBAACBBABACBCBBAY?????????????????????????)()1()1()()(利用公式Ａ＋Ａ＝Ａ，為某項(xiàng)配上其所能合并的項(xiàng)。 BCACABBCAA B CCBAA B CCABA B CBCACBACABA B CY?????????????)()()(組合邏輯電路 ：輸出僅由輸入決定，與電路當(dāng)前狀態(tài)無(wú)關(guān)；電路結(jié)構(gòu)中 無(wú) 反饋環(huán)路（無(wú)記憶）。 組合邏輯電路的分析與設(shè)計(jì) ABCYamp。amp。amp。 amp。 組合邏輯電路的分析 邏輯圖 邏輯表達(dá)式 1 1 最簡(jiǎn)與或表達(dá)式 化簡(jiǎn) 2 ABY ?1BCY ?2CAY ?31Y2Y3YY 2 CABCABY ???從輸入到輸出逐級(jí)寫出 ACBCABYYYY 321 ??A B C Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最簡(jiǎn)與或表達(dá)式 3 真值表 CABCABY ??? 3 4 電路的邏輯功能 當(dāng)輸入 A、 B、C中有 2個(gè)或 3個(gè)為 1時(shí)，輸出 Y為 1，否則輸出 Y為 0。所以這個(gè)電路實(shí)際上是一種3人表決用的組合電路：只要有 2票或 3票同意，表決就通過(guò)。 4 Y 3≥ 1≥ 111ABC YY 1Y 2≥ 1邏輯圖 BBACBABYYYYBYXYBAYCBAY?????????????????????????213321邏輯表達(dá)式 例： BABBABBACBAY ???????最簡(jiǎn)與或表達(dá)式 真值表 A B C Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111111100ABCYamp。用與非門實(shí)現(xiàn) 電路的輸出 Y只與輸入 A、 B有關(guān)，而與輸入 C無(wú)關(guān)。 Y和 A、B的邏輯關(guān)系為： A、 B中只要一個(gè)為 0， Y=1； A、 B全為 1時(shí)，Y=0。所以 Y和 A、 B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。 電路的邏輯功能 ABBAY ??? 組合邏輯電路的設(shè)計(jì) 真值表 電路功能描述 例 ： 用與非門設(shè)計(jì)一個(gè)交通報(bào)警控制電路。交通信號(hào)燈有紅、綠、黃 3種， 3種燈分別單獨(dú)工作或黃、綠燈同時(shí)工作時(shí)屬正常情況，其他情況均屬故障，出現(xiàn)故障時(shí)輸出報(bào)警信號(hào)。 設(shè)紅、綠、黃燈分別用 A、 B、 C表示，燈亮?xí)r其值為 1，燈滅時(shí)其值為 0；輸出報(bào)警信號(hào)用 F表示，燈正常工作時(shí)其值為 0，燈出現(xiàn)故障時(shí)其值為 1。根據(jù)邏輯要求列出真值表。 1 窮舉法 1 A B C F A B C F0 0 00 0 10 1 00 1 110001 0 01 0 11 1 01 1 10111 2 邏輯表達(dá)式 最簡(jiǎn)與或表達(dá)式 化簡(jiǎn) 3 2 4 邏輯變換 A B CCABCBACBAF ???? 3 ACABCBABBACCCABCBACBAA B CCABA B CCBAF?????????????)()( 4 ACABCBAF ? 5 邏輯電路圖 ACABCBAF ? 5 ABCFamp。amp。amp。 amp。111真值表 電路功能描述 例 ： 用與非門設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重比賽有 3個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。杠鈴?fù)耆e上的裁決由每一個(gè)裁判按一下自己面前的按鈕來(lái)確定。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，并且其中有一個(gè)為主裁判時(shí)，表明成功的燈才亮。 設(shè)主裁判為變量 A，副裁判分別為 B和 C；表示成功與否的燈為 Y，根據(jù)邏輯要求列出真值表。 1 窮舉法 1 A B C Y A B C Y0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111 2 A B CCABCBAY ??? 2 邏輯表達(dá)式 ABACYamp。amp。amp。 3 最簡(jiǎn)與或表達(dá)式 化簡(jiǎn) 4 5 邏輯變換 邏輯電路圖 3 化簡(jiǎn) 4 5 ACABY ??ACABBBACCCABCBAA B CCABA B CA B CCABCBAY?????????????)()( 組合邏輯電路部件 組合邏輯部件是指具有某種邏輯功能的中規(guī)模集成組合邏輯電路芯片 。 常用的組合邏輯部件有加法器 、數(shù)值比較器 、 編碼器 、 譯碼器 、 數(shù)據(jù)選擇器和數(shù)據(jù)分配器等 。 半加器 加法器 能對(duì)兩個(gè) 1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。 半加器真值表Ai BiSi Ci0 00 11 01 10 01 01 00 1iiiiiiiiiiBACBABABAS?????=1amp。AiBiSiCiAiBiSiCi∑CO半加器符號(hào)半加器電路圖加數(shù) 本位的和 向高位的進(jìn)位 全加器 能對(duì)兩個(gè) 1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來(lái)的進(jìn)位，即相當(dāng)于 3個(gè) 1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為全加器。 Ai Bi