eda步進(jìn)電機(jī)控制設(shè)計(jì)(編輯修改稿)
2024-08-03 11:47 本頁面
【文章內(nèi)容簡(jiǎn)介】 in STD_LOGIC。 系統(tǒng)時(shí)鐘/換向按鍵/復(fù)位信號(hào) y:out STD_LOGIC 。 輸出sel:out STD_LOGIC)。END ztsd。ARCHITECTURE Behavioral OF ztsd ISSIGNAL sel1:STD_LOGIC。BEGINPROCESS(key,clk,rst) 產(chǎn)生換向延時(shí)秒脈沖VARIABLE t:integer range 0 to 32022000。BEGINIF rst=39。039。 THEN t:=0。ELSIF key=39。139。 THEN t:=0。ELSE IF rising_edge(clk) THENIF t32022000 THEN t:=t+1。y=39。039。ELSE t:=32022000。y=39。139。END IF。車輛與動(dòng)力工程學(xué)院課程設(shè)計(jì)說明書END IF。END IF。END PROCESS。PROCESS(key,sel1,rst)BEGINIF rst=39。039。 THEN sel1=39。139。ELSIF rising_edge(key) THEN sel1=not sel1。END IF。sel=sel1。END PROCESS。END Behavioral。圖 圖 /**/步進(jìn)電機(jī)控制脈沖產(chǎn)生模塊LIBRARY IEEE。USE 。USE 。USE 。ENTITY step_motor IS PORT ( clk,rst : in STD_LOGIC。 系統(tǒng)時(shí)鐘/復(fù)位信號(hào) sel : in STD_LOGIC。 正反轉(zhuǎn)切換鍵 clkkk:out STD_LOGIC。 步進(jìn)電機(jī)步進(jìn)脈沖 control:out STD_LOGIC_VECTOR(3 DOWNTO 0))。 步機(jī)電機(jī)四相輸出END step_motor。ARCHITECTURE Behavioral OF step_motor ISSIGNAL clkk:STD_LOGIC。車輛與動(dòng)力工程學(xué)院課程設(shè)計(jì)說明書TYPE step IS array (0 to 7) OF STD_LOGIC_VECTOR(3 DOWNTO 0)。BEGINPROCESS(clk,rst) 電機(jī)運(yùn)轉(zhuǎn)脈沖分頻模塊VARIABLE t:integer range 0 to 1499999。BEGINIF rst=39。039。 THEN t:=0。ELSIF clk39。EVENT AND clk=39。139。 THEN IF t=7 THEN clkk=not clkk。t:=0。ELSE t:=t+1。END IF。END IF。END PROCESS。clkkk=clkk。PROCESS(clkk,sel,rst) 控制脈沖產(chǎn)生模塊VARIABLE index:integer range 0 to 7:=0。VARIABLE eight_step:step。BEGINeight_step(0):= 0001。 eight_step(1):= 0011。eight_step(2):= 0010。 eight_step(3):= 0110。eight_step(4):= 0100。 eight_step(5):= 1100。eight_step(6):= 1000。 eight_step(7):= 1001。IF rst=39。039。 THEN index:=0。 ELSIF rising_edge(clkk) THEN IF sel=39。139。 THENIF index=6 THENindex:=index+1。ELSE index:=0。END IF。ELSE IF index=1 THENindex:=index1。ELSE index:=7。END IF。END IF。control=eight_step(index)。END IF。END PROCESS。END Behavioral。 車輛與動(dòng)力工程學(xué)院課程設(shè)計(jì)說明書圖 圖 /**/測(cè)頻模塊LIBRARY IEEE。USE 。USE 。USE 。ENTITY cepin IS PORT (clk,clk1,rst:in STD_LOGIC。 系統(tǒng)時(shí)鐘/輸入被測(cè)脈沖/復(fù)位信號(hào) shift:out STD_LOGIC_VECTOR(3 DOWNTO 0)。 數(shù)碼管位選信號(hào) data_led:out STD_LOGIC_VECTOR(7 DOWNTO 0) )。 七段數(shù)碼管END cepin。ARCHITECTURE Behavioral OF cepin ISSIGNAL count,d2:STD_LOGIC_VECTOR(15 DOWNTO 0):=(others=39。039。)。SIGNAL clkkk:STD_LOGIC。SIGNAL clkk:STD_LOGIC:=39。039。SIGNAL data_ledin:STD_LOGIC_VECTOR(3 DOWNTO 0)。BEGINcepin:block 測(cè)頻模塊BEGINPROCESS(clk,rst)VARIABLE t:integer range 1 to 32022000。車輛與動(dòng)力工程學(xué)院課程設(shè)計(jì)說明書BEGINIF rst=39。039。 THEN t:=1。ELSIF rising_edge(clk) THEN IF t=32022000 THEN clkk=not clkk。t:=1。ELSEt:=t+1。END IF。END IF。END PROCESS。PROCESS(clkk,clk1,rst) VARIABLE t:STD_LOGIC_VECTOR(15 DOWNTO 0):=(others=39。039。)。VARIABLE t1:integer range 0 to 399。BEGINIF rst=39。039。 THEN t:=(others=39。039。)。t1:=0。ELSIF rising_edge(clk1) THENIF clkk=39。139。 THENIF t1399 THEN t1:=t1+1。ELSE t1:=0。 IF t(3 DOWNTO 0)9 THENt(3 DOWNTO 0):=t(3 DOWNTO 0)+1。ELSE t(3 DOWNTO 0):=0000。IF t(7 DOWNTO 4)9 THEN t(7 DOWNTO 4):=t(7 DOWNTO 4)+1。ELSE t(7 DOWNTO 4):=0000。IF t(11 DOWNTO 8)9 THEN t(11 DOWNTO 8):=t(11 DOWNTO 8)+1。ELSE t(11 DOWNTO 8):=0000。IF t(15 DOWNTO 12)9 THEN t(15 DOWNTO 1
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1