【文章內(nèi)容簡介】 。1987 年底，VHDL 被 IEEE 和美國國防部確認為標準硬件描述語言。VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL 的語言形式和描述風格與句法是十分類似于一般的計算機高級語言。VHDL 的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可是部分,及端口)和內(nèi)部（或稱可視部分） ，既涉及實體的內(nèi)部功能和算法完成部分。在對一個設(shè)計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計就可以直接調(diào)用這個實體。這種將設(shè)計實體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計的基本點。 VHDL 語言能夠成為標準化的硬件描述語言并獲得廣泛應(yīng)用 , 它自身必然具有很多其他硬件描述語言所不具備的優(yōu)點。歸納起來 ,VHDL 語言主要具有以下優(yōu)點：(1) VHDL 語言功能強大 , 設(shè)計方式多樣。VHDL 語言具有強大的語言結(jié)構(gòu), 只需采用簡單明確的 VHDL 語言程序就可以描述十分復雜的硬件電路。同時, 它還具有多層次的電路設(shè)計描述功能。此外 ,VHDL 語言能夠同時支持同步電路、異步電路和隨機電路的設(shè)計實現(xiàn), 這是江 西 師 范 大 學 科 學 技 術(shù) 學 院 14 屆 畢 業(yè) 設(shè) 計 說 明 書 第 6 頁 共 36 頁其他硬件描述語言所不能比擬的。VHDL 語言設(shè)計方法靈活多樣 , 既支持自頂向下的設(shè)計方式, 也支持自底向上的設(shè)計方法。 既支持模塊化設(shè)計方法, 也支持層次化設(shè)計方法。(2) VHDL 語言具有強大的硬件描述能力。VHDL 語言具有多層次的電路設(shè)計描述功能，既可描述系統(tǒng)級電路 , 也可以描述門級電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述，也可以采用三者的混合描述方式。同時，VHDL 語言也支持慣性延遲和傳輸延遲，這樣可以準確地建立硬件電路的模型。VHDL 語言的強大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)類型。VHDL 語言既支持標準定義的數(shù)據(jù)類型，也支持用戶定義的數(shù)據(jù)類型，這樣便會給硬件描述帶來較大的自由度。(3) VHDL 語言具有很強的移植能力。VHDL 語言很強的移植能力主要體現(xiàn)在: 對于同一個硬件電路的 VHDL 語言描述 , 它可以從一個模擬器移植到另一個模擬器上、從一個綜合器移植到另一個綜合器上或者從一個工作平臺移植到另一個工作平臺上去執(zhí)行。(4) VHDL 語言的設(shè)計描述與器件無關(guān)。采用 VHDL 語言描述硬件電路時, 設(shè)計人員并不需要首先考慮選擇進行設(shè)計的器件。這樣做的好處是可以使設(shè)計人員集中精力進行電路設(shè)計的優(yōu)化, 而不需要考慮其他的問題。當硬件電路的設(shè)計描述完成以后 ,VHDL 語言允許采用多種不同的器件結(jié)構(gòu)來實現(xiàn)。(5) VHDL 語言程序易于共享和復用。VHDL 語言采用基于庫 ( library) 的設(shè)計方法。在設(shè)計過程中 , 設(shè)計人員可以建立各種可再次利用的模塊 , 一個大規(guī)模的硬件電路的設(shè)計不可能從門級電路開始一步地進行設(shè)計 , 而是一些模塊的累加。這些模塊可以預先設(shè)計或者使用以前設(shè)計中的存檔模塊, 將這些模塊存放在庫中 , 就可以在以后的設(shè)計中進行復用。由于 VHDL 語言是一種描述、模擬、綜合、優(yōu)化和布線的標準硬件描述語言 , 因此它可以使設(shè)計成果在設(shè)計人員之間方便地進行交流和共享, 從而減小硬件電路設(shè)計的工作量, 縮短開發(fā)周期。 QuartusⅡ簡介江 西 師 范 大 學 科 學 技 術(shù) 學 院 14 屆 畢 業(yè) 設(shè) 計 說 明 書 第 7 頁 共 36 頁Quartus II 是 Altera 公司的綜合性 PLD 開發(fā)軟件，支持原理圖、VHDL 以及 AHDL（Altera Hardware Description Language）等多種設(shè)計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計輸入到硬件配置的完整 PLD 設(shè)計流程。Quartus II 可以在 XP、Linux 以及 Unix 上使用，除了可以使用 Tcl 腳本完成設(shè)計流程外，提供了完善的用戶圖形界面設(shè)計方式。具有運行速度快，界面統(tǒng)一，功能集中，易學易用等特點。Quartus II 支持 Altera 的 IP 核，包含了 LPM/MegaFunction 宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計的復雜性、加快了設(shè)計速度。對第三方 EDA 工具的良好支持也使用戶可以在設(shè)計流程的各個階段使用熟悉的第三方 EDA 工具。此外，Quartus II 通過和 DSP Builder 工具與 Matlab/Simulink 相結(jié)合，可以方便地實現(xiàn)各種 DSP 應(yīng)用系統(tǒng)；支持 Altera 的片上可編程系統(tǒng)（SOPC）開發(fā)，集系統(tǒng)級設(shè)計、嵌入式軟件開發(fā)、可編程邏輯設(shè)計于一體，是一種綜合性的開發(fā)平臺。　 MaxplusII 作為 Altera 的上一代 PLD 設(shè)計軟件，由于其出色的易用性而得到了廣泛的應(yīng)用。目前 Altera 已經(jīng)停止了對 Maxplus II 的更新支持，Quartus II 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。Altera在 Quartus II 中包含了許多諸如 SignalTap II、Chip Editor 和 RTL Viewer的設(shè)計輔助工具，集成了 SOPC 和 HardCopy 設(shè)計流程，并且繼承了 Maxplus II 友好的圖形界面及簡便的使用方法?！?Altera QuartusII 作為一種可編程邏輯的設(shè)計環(huán)境, 由于其強大的設(shè)計能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設(shè)計者的歡迎。 Altera 的 Quartus II 可編程邏輯軟件屬于第四代 PLD 開發(fā)平臺。該平臺支持一個工作組環(huán)境下的設(shè)計要求，其中包括支持基于 Inter 的協(xié)作設(shè)計。Quartus 平臺與 Cadence、Exemplar Logic、 Mentor Graphics、Synopsys 和Synplicity 等 EDA 供應(yīng)商的開發(fā)工具相兼容。改進了軟件的 Logic Lock 模塊設(shè)計功能，增添 了 Fast Fit 編譯選項，推進了網(wǎng)絡(luò)編輯性能，而且提升了調(diào)試能力。江 西 師 范 大 學 科 學 技 術(shù) 學 院 14 屆 畢 業(yè) 設(shè) 計 說 明 書 第 8 頁 共 36 頁分析本題，根據(jù)設(shè)計要求先確定了本系統(tǒng)的整體設(shè)計原理框圖如圖 1： 圖 1 原理框圖2 總體設(shè)計方案 設(shè)計思路 硬件系統(tǒng)設(shè)計（1）數(shù)控核心設(shè)計：該系統(tǒng)采用單片機為核心，采用目前比較通用的 51 系列單片機。此單片機的運算能力強，軟件編程靈活，自由度大，能夠?qū)崿F(xiàn)對外圍電路的智能控制。（2）D/A 轉(zhuǎn)換芯片 DAC0832：典型的 D/A 轉(zhuǎn)換芯片 DAC0832，是采用 CMOS 工藝制造的 8 位單片 D/A 轉(zhuǎn)換器。8 位 D/A，分辨率為 1/256，選采樣電阻為 2 歐姆，D/A 輸出分辨率為 10mA 的電流，實現(xiàn)步進 10mA，完全能夠滿足本設(shè)計的要求。（3）A/D 轉(zhuǎn)換芯片 ADC0809：A DC0809 是 采 樣 頻 率 為 8 位 的 、 以 逐 次 逼 近 原理 進 行 模 —數(shù) 轉(zhuǎn) 換 的 器 件 。 其 內(nèi) 部 有 一 個 8 通 道 多 路 開 關(guān) ， 它 可 以 根 據(jù) 地址 碼 鎖 存 譯 碼 后 的 信 號 ， 只 選 通 8 個 單 斷 模 擬 輸 入 信 號 中 的 一 個 進 行 A/D轉(zhuǎn) 換 。 由于本設(shè)計只有輸出電流的采集，8 路輸入通道，完全能夠滿足本系統(tǒng)的設(shè)計要求。（4）鍵盤電路：在進行電流設(shè)定值的調(diào)整中僅需要 6 個按鍵，所以采用獨立式按鍵的鍵盤接口，即可滿足電路的設(shè)計要求。（5）顯示電路：該系統(tǒng)要實現(xiàn)輸出電流 0mA～2022mA，為了實現(xiàn)同時顯示電流的設(shè)定值與檢測值，需要用 8 個數(shù)碼管進行顯示。顯示電路采用串行通信方式，利用 8 個 74LS164 將串行數(shù)據(jù)轉(zhuǎn)換為并行輸出，去驅(qū)動 8 位數(shù)碼管。 軟件系統(tǒng)設(shè)計江 西 師 范 大 學 科 學 技 術(shù) 學 院 14 屆 畢 業(yè) 設(shè) 計 說 明 書 第 9 頁 共 36 頁系統(tǒng)軟件完成四個功能：(1)系統(tǒng)的初始化，包括各外圍接口芯片的初始化和電流起始值的初始化；(2)鍵盤檢測包括電流的預置與步進調(diào)整；(3) 用比較算法進行電流調(diào)整,實現(xiàn)輸出電流的精確控制；(4)實現(xiàn) D/A 轉(zhuǎn)換和 A/D 轉(zhuǎn)換 。 設(shè)計方框圖根據(jù)數(shù)控直流電流源的要求，由于要求有較大的輸出電流范圍和較精確的步進要求以及較小的紋波電流，所以不適合采用簡單的恒流源電路 FET 和恒流二極管，亦不適合采用開關(guān)電源的開關(guān)恒流源，否則難以達到輸出范圍和精度以及紋波的要求。根據(jù)系統(tǒng)要求采用 D/A 轉(zhuǎn)換后接運算放大器構(gòu)成的功率放大，控制 D/A 的輸入從而控制電流值的方法。系統(tǒng)的原理框圖如圖 1 所示。 鍵盤電路 顯示電路 AT89S51 單片機系統(tǒng) D/A 轉(zhuǎn) 換 A/D轉(zhuǎn) 換V/A 轉(zhuǎn)換及功率放大 負 載采 樣 電 路圖 13 設(shè)計原理分析 單片機最小系統(tǒng)單片機最小系統(tǒng)的設(shè)計包括時鐘電路、復位電路的設(shè)計。本電路中晶振頻率采用 12MHz，則單片機的機器周期就為 1181。s。復位電路才采用手動復位和上電復位組合。 鍵盤電路對電流值進行設(shè)定時需要 6 個按鍵，該電路中按鍵采用獨立式按鍵，分別接與 ～ 和 。為了是電路工作可靠，每個端口都接了一個阻值 10K的上拉電阻。電路連接如圖 2 所示。電流值調(diào)整按鍵分布如圖 3 所示。 D/A 轉(zhuǎn)換電路D/A 轉(zhuǎn)換采用典型的轉(zhuǎn)換芯片 DAC0832。該芯片 8 位數(shù)據(jù)采用并行輸入，所以直接接至單片機的 P2 口。并且將 DAC0832 連接成直通式工作方式。江 西 師 范 大 學 科 學 技 術(shù) 學 院 14 屆 畢 業(yè) 設(shè) 計 說 明 書 第 10 頁 共 36頁C322uFR81KCRY12MHzC133PFC233PFS7 +5VR7200U1. 18U1. 19U1. 09圖 2 確 定 設(shè) 置圖 3 A/D 轉(zhuǎn)換電路A/D 轉(zhuǎn)換采用典型的轉(zhuǎn)換芯片 ADC0809。A DC0809 是 采 樣 頻 率 為 8 位 的 、以 逐 次 逼 近 原 理 進 行 模 —數(shù) 轉(zhuǎn) 換 的 器 件 。 其 內(nèi) 部 有 一 個 8 通 道 多 路 開 關(guān) ，它 可 以 根 據(jù) 地 址 碼 鎖 存 譯 碼 后 的 信 號 ， 只 選 通 8 個 單 斷 模 擬 輸 入 信 號 中 的一 個 進 行 A/D 轉(zhuǎn) 換 。ADC0809 芯 片 轉(zhuǎn) 換 時 需 用 一 個 500KHz 的 時 鐘 信 號 ， 這 個 信 號 是 由 單 片機 的 ALE 端 輸 出 的 2MHz 信 號 ， 經(jīng) 過 兩 個 D 觸 發(fā) 器 進 行 四 分 頻 得 到 。ADC0809 的 工 作 過 程 是 ： 首 先 輸 入 3 位 地 址 ， 并 使 ALE=1， 將 地 址 存 入地 址 鎖 存 器 中 。 此 地 址 經(jīng) 譯 碼 選 通 8 路 模 擬 輸 入 之 一 到 比 較 器 。 START 上升 沿 將 逐 次 逼 近 寄 存 器 復 位 。 下 降 沿 啟 動 A／ D 轉(zhuǎn) 換 ， 之 后 EOC 輸 出 信