【正文】 ?；旌托盘?hào)源還可分為函數(shù)信號(hào)發(fā)生器、函數(shù)發(fā)生器，函數(shù)信號(hào)發(fā)生器輸出標(biāo)準(zhǔn)波形，例如正弦波、方波等，函數(shù)發(fā)生器輸出用戶自定義的任意波形；邏輯信號(hào)發(fā)生器可分為脈沖信號(hào)發(fā)生器、碼江 西 師 范 大 學(xué) 科 學(xué) 技 術(shù) 學(xué) 院 14 屆 畢 業(yè) 設(shè) 計(jì) 說 明 書 第 3 頁 共 36 頁型發(fā)生器，脈沖信號(hào)發(fā)生器能驅(qū)動(dòng)方波或脈沖波輸出，碼型發(fā)生器可以驅(qū)動(dòng)許多通道的數(shù)字碼型。信號(hào)源可以根據(jù)用戶對(duì)其波形的命令來產(chǎn)生信號(hào)。而以數(shù)字技術(shù)為基礎(chǔ)的數(shù)字信號(hào)發(fā)生器，性能指標(biāo)很好。 背景與意義在電子技術(shù)領(lǐng)域里，經(jīng)常會(huì)用到波形、頻率、幅度都可調(diào)的電信號(hào)，而用來產(chǎn)生這種電信號(hào)的電子儀器就是信號(hào)發(fā)生器。在數(shù)字化道路上，我國的電子技術(shù)亦經(jīng)歷了一系列重大的變革，電子技術(shù)發(fā)展的根基是微電子技術(shù)的進(jìn)步，它體現(xiàn)在大規(guī)模集成電路的加工術(shù)，現(xiàn)在廣泛地應(yīng)用微控制器或單片機(jī)，這是在電子系統(tǒng)設(shè)計(jì)里發(fā)生的具有里程碑意義般的飛躍。 QuartusⅡIIIAbstractDigital signal transmitter as a test facility is an important part of information processing system. In the production of a wide range of application of life. This content is designed by Altera, based on FPGA design of digital signal generator, FPGA has a high density, low power consumption, small size, high reliability, cannot have too much to consider wher designing specific hardware connection。本聲明的法律結(jié)果由本人承擔(dān)。 江西師范大學(xué)科學(xué)技術(shù)學(xué)院 JIANGXI NORMAL UNIVERSITY SCIENCE AND TECHNOLOGY COLLEGE本科生畢業(yè)設(shè)計(jì)（論文）中文題目：基于 FPGA 多功能波形發(fā)生器的設(shè)計(jì) Design Of FPGAbased Digital Signal GeneratorI聲 明本人鄭重聲明：所呈交的學(xué)位論文，是本人在指導(dǎo)教師指導(dǎo)下，獨(dú)立進(jìn)行研究工作所取得的成果。本畢業(yè)設(shè)計(jì)是本人在江西師范大學(xué)科學(xué)技術(shù)學(xué)院讀書期間在指導(dǎo)教師的細(xì)心指導(dǎo)下完成的，在此感謝為本文研究提供文獻(xiàn)的集體及個(gè)人。 the design of the application of VHDL hardware description language to describe, so that the digital signal generator can produce sine, square, triangle, sawtooth waveforms of three independent,and is able to produce four waveforms by the frequency and amplitude adjustment. AD and low pass filter realize the change between digital electricity and simulative electricity.Key words： Digital Waveform Generator。在可編程芯片 CPLD(復(fù)雜可編程邏輯器件)和 FPGA(現(xiàn)場可編程門陣列)上實(shí)現(xiàn)電子系統(tǒng)的設(shè)計(jì)，必將成為今后電子系統(tǒng)設(shè)計(jì)的一個(gè)發(fā)展方向。信號(hào)發(fā)生器是種常用的信號(hào)源，常常運(yùn)用在科學(xué)研究和生產(chǎn)實(shí)踐及教學(xué)試驗(yàn)領(lǐng)域。現(xiàn)場可編程門陣列器件的容量大、運(yùn)算速度極快、現(xiàn)場可編程，廣泛地應(yīng)用到實(shí)際系統(tǒng)中。信號(hào)源給被測電路提供所需的已知信號(hào)，然后對(duì)其它儀表進(jìn)行測量的參數(shù)。 國內(nèi)外發(fā)展現(xiàn)狀以前采用可變時(shí)鐘和計(jì)數(shù)器尋址波形存儲(chǔ)器的任意波形發(fā)生器 [4的應(yīng)用比較廣泛，取樣的時(shí)鐘頻率較高并且可調(diào)節(jié)，但是這種波形發(fā)生器對(duì)硬件要求高，需鎖相環(huán)和截止頻率可調(diào)的低通濾波器，已經(jīng)逐步退出市場。我國研制任意波形發(fā)生器于上世紀(jì) 90 年代開始，近年來我國有部分廠家的進(jìn)步較大，一直都在學(xué)習(xí)和借鑒它們的研究產(chǎn)品并改進(jìn)也取得了可喜的成果。12 設(shè)計(jì)要求 實(shí)現(xiàn)多種波形的輸出。對(duì)基本要求能完成硬件電路設(shè)計(jì)、制作與調(diào)試。奈圭斯特采樣定理告訴我們，當(dāng)抽樣頻率大于或者等于模擬信號(hào)最高頻率的兩倍時(shí)，可以由抽樣得到的離散序列無失真地恢復(fù)出原始模擬信號(hào)。其結(jié)構(gòu)如圖 所示。相位累加器由加法器和寄存器級(jí)聯(lián)而成，它將寄存器的輸出反饋到加法器的輸入端實(shí)現(xiàn)累加的功能。波形存儲(chǔ)器的輸出數(shù)據(jù)送到 D/A 轉(zhuǎn)換器，D/A 轉(zhuǎn)換器將數(shù)字量形式的波形幅度值轉(zhuǎn)換成一定頻率的模擬信號(hào)，從而將波形重新合成出來。相位累加器的溢出頻率即為合成信號(hào)的頻率。但是，隨著為電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。不同廠家對(duì)可編程邏輯器件的叫法也不盡相同。FPGA 一般由 6 部分組成，分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊 RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。FPGA 內(nèi)部寄存器可配置為帶 同步/異步復(fù)位和置位、時(shí)鐘使能的觸發(fā)器，也可以配置成為鎖存器。目前大多數(shù) FPGA 都有內(nèi)嵌的塊 RAM。布線資源的劃分：A 全局性的專用布線資源：以完成器件內(nèi)部的全局時(shí)鐘和全局復(fù)位/置位的布線；B 長線資源：用以完成器件 Bank 間的一些高速信號(hào)和一些第二全局時(shí)鐘信號(hào)的布線；C 短線資源：用來完成基本邏輯單元間的邏輯互連與布線；D 其他：在邏輯單元內(nèi)部還有著各種布線資源和專用時(shí)鐘、復(fù)位等控制信號(hào)線。與“底層嵌入單元”有區(qū)別，這里指的硬核主要是那些通用性相對(duì)較弱的芯片，不是所有 FPGA 芯片都包含硬核。 (4)FPGA 是 ASIC 電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之江 西 師 范 大 學(xué) 科 學(xué) 技 術(shù) 學(xué) 院 14 屆 畢 業(yè) 設(shè) 計(jì) 說 明 書 第 5 頁 共 36 頁一。掉電后，F(xiàn)PGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA 能夠反復(fù)使用。因此，F(xiàn)PGA 的使用非常靈活。VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計(jì)的基本點(diǎn)。同時(shí), 它還具有多層次的電路設(shè)計(jì)描述功能。(2) VHDL 語言具有強(qiáng)大的硬件描述能力。VHDL 語言既支持標(biāo)準(zhǔn)定義的數(shù)據(jù)類型，也支持用戶定義的數(shù)據(jù)類型，這樣便會(huì)給硬件描述帶來較大的自由度。采用 VHDL 語言描述硬件電路時(shí), 設(shè)計(jì)人員并不需要首先考慮選擇進(jìn)行設(shè)計(jì)的器件。VHDL 語言采用基于庫 ( library) 的設(shè)計(jì)方法。 QuartusⅡ簡介江 西 師 范 大 學(xué) 科 學(xué) 技 術(shù) 學(xué) 院 14 屆 畢 業(yè) 設(shè) 計(jì) 說 明 書 第 7 頁 共 36 頁Quartus II 是 Altera 公司的綜合性 PLD 開發(fā)軟件，支持原理圖、VHDL 以及 AHDL（Altera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整 PLD 設(shè)計(jì)流程。對(duì)第三方 EDA 工具的良好支持也使用戶可以在設(shè)計(jì)流程的各個(gè)階段使用熟悉的第三方 EDA 工具。Altera在 Quartus II 中包含了許多諸如 SignalTap II、Chip Editor 和 RTL Viewer的設(shè)計(jì)輔助工具，集成了 SOPC 和 HardCopy 設(shè)計(jì)流程，并且繼承了 Maxplus II 友好的圖形界面及簡便的使用方法。Quartus 平臺(tái)與 Cadence、Exemplar Logic、 Mentor Graphics、Synopsys 和Synplicity 等 EDA 供應(yīng)商的開發(fā)工具相兼容。（2）D/A 轉(zhuǎn)換芯片 DAC0832：典型的 D/A 轉(zhuǎn)換芯片 DAC0832，是采用 CMOS 工藝制造的 8 位單片 D/A 轉(zhuǎn)換器。 由于本設(shè)計(jì)只有輸出電流的采集，8 路輸入通道，完全能夠滿足本系統(tǒng)的設(shè)計(jì)要求。 軟件系統(tǒng)設(shè)計(jì)江 西 師 范 大 學(xué) 科 學(xué) 技 術(shù) 學(xué) 院 14 屆 畢 業(yè) 設(shè) 計(jì) 說 明 書 第 9 頁 共 36 頁系統(tǒng)軟件完成四個(gè)功能：(1)系統(tǒng)的初始化，包括各外圍接口芯片的初始化和電流起始值的初始化；(2)鍵盤檢測包括電流的預(yù)置與步進(jìn)調(diào)整；(3) 用比較算法進(jìn)行電流調(diào)整,實(shí)現(xiàn)輸出電流的精確控制；(4)實(shí)現(xiàn) D/A 轉(zhuǎn)換和 A/D 轉(zhuǎn)換 。 鍵盤電路 顯示電路 AT89S51 單片機(jī)系統(tǒng) D/A 轉(zhuǎn) 換 A/D轉(zhuǎn) 換V/A 轉(zhuǎn)換及功率放大 負(fù) 載采 樣 電 路圖 13 設(shè)計(jì)原理分析 單片機(jī)最小系統(tǒng)單片機(jī)最小系統(tǒng)的設(shè)計(jì)包括時(shí)鐘電路、復(fù)位電路的設(shè)計(jì)。 鍵盤電路對(duì)電流值進(jìn)行設(shè)定時(shí)需要 6 個(gè)按鍵，該電路中按鍵采用獨(dú)立式按鍵，分別接與 ～ 和 。 D/A 轉(zhuǎn)換電路D/A 轉(zhuǎn)換采用典型的轉(zhuǎn)換芯片 DAC0832。A DC0809 是 采 樣 頻 率 為 8 位 的 、以 逐 次 逼 近 原 理 進(jìn) 行 模 —數(shù) 轉(zhuǎn) 換 的 器 件 。 此 地 址 經(jīng) 譯 碼 選 通 8 路 模 擬 輸 入 之 一 到 比 較 器 。 當(dāng)OE 輸 入 高 電 平 時(shí) ， 輸 出 三 態(tài) 門 打 開 ， 轉(zhuǎn) 換 結(jié) 果 的 數(shù) 字 量 輸 出 到 數(shù) 據(jù) 總 線 上 。TIP42C（10A）是大功率 PNP 三極管，主要功能是實(shí)現(xiàn)功率放大。V/I 轉(zhuǎn)換理論分析： U1A 的輸出為：，由于 R5＝R 4＝R 2 ＝10K，故 。電路原理圖如圖 5 所示。 顯示電路設(shè)計(jì)為了實(shí)現(xiàn)同時(shí)顯示電流的設(shè)定值與檢測值，需要用 8 個(gè)數(shù)碼管進(jìn)行顯示。這樣 CPU 在大部分時(shí)間是用來檢測負(fù)載電路中的電流，與設(shè)定值進(jìn)行比較，已達(dá)到減小紋波電流的目的。同時(shí)也認(rèn)識(shí)到理論和實(shí)踐的差別，通過實(shí)際制作更能了解到一些模塊電路和芯片的功能，特別是檢查電路時(shí)，讓自己對(duì)電路有更深的了解。系統(tǒng)輸出實(shí)際測試結(jié)果表明，本系統(tǒng)輸出電流穩(wěn)定，不隨負(fù)載和環(huán)境溫度變化，并具有很高的精度，輸出電流誤江 西 師 范 大 學(xué) 科 學(xué) 技 術(shù) 學(xué) 院 14 屆 畢 業(yè) 設(shè) 計(jì) 說 明 書 第 14 頁 共 36頁差范圍177。參考文獻(xiàn)［1］[M].江西科學(xué)技術(shù)出版社 ［2］陳明熒． 8051 單片機(jī)課程設(shè)計(jì)實(shí)訓(xùn)教程[M]．清華大學(xué)出版社． ［3］ 300 例，中國電力出版社［4］，高教出版社［5］，山東科學(xué)技術(shù)出版社 ［6］王毓銀．?dāng)?shù)字電路邏輯設(shè)計(jì)[M]．高等教育出版社． 江 西 師 范 大 學(xué) 科 學(xué) 技 術(shù) 學(xué) 院 14 屆 畢 業(yè) 設(shè) 計(jì) 說 明 書 第