基于fpga技術(shù)的旋蓋表面缺陷視覺檢測系統(tǒng)的畢業(yè)設(shè)計(編輯修改稿)
2024-07-23 15:02 本頁面
【文章內(nèi)容簡介】 光照射，而在對瓶蓋注膠面的光源為球積分光源，所以，相機的成像比較良好更有利于進行圖像數(shù)據(jù)的分析。主要光源類型和特點如下表25所示。表25 光源比較日光外部環(huán)境影響較大，不適合做機器視覺光源。鎢光燈光照度不均勻，容易產(chǎn)生較多的熱量。熒光燈光譜的分布存在問題，可產(chǎn)生較穩(wěn)定的照度場。 LED(1)即時起作用，沒有慣性大范圍進行光強控制，適用于頻閃觀測應(yīng)用。(2)當(dāng)二極管通常排列成矩陣或環(huán)狀，可作為光纖系統(tǒng)的供給光源。(3)具有單色特性。(4)價格合理，體積小，重量輕，使用壽命長，并且產(chǎn)生熱量少，在機器視覺中應(yīng)用廣泛。 激光光強高，且彩色并且相干，可以作為光纖系統(tǒng)光源 球積分光源不會對輸出的光束強度和均勻度造成影響。可降低測量時因探測器上的入射光源不均勻分布或光束偏移所造成的微小誤差，因此可以提高測量的準(zhǔn)確度。 LED 環(huán)光 沒有頻閃：LED燈為純直流供電，無頻閃，亦不會對設(shè)備（如示波器）產(chǎn)生諧波的干擾。光照均勻：LED無影燈是360176。均勻的照射在被觀察物體上，虛影不會產(chǎn)生，而且清晰度高。工作壽命長：LED無影燈由于發(fā)熱量低、工耗小(低電壓、低電流起動)、消除隱患：若使用寬頻AC 100~240V輸入的控制電源,則可完全杜絕由于電壓接錯而燒毀燈管的隱患。環(huán)保安全：耐震、耐沖擊、不易破損，更沒有汞污染，是真正的環(huán)保產(chǎn)品。亮度可調(diào)：0100%線性亮度調(diào)節(jié),達到最佳視覺效果同時也減輕作業(yè)疲勞。工業(yè)照明技術(shù)如圖26所示。圖26 工業(yè)照明技術(shù)示意 本章小結(jié)本章主要描述對旋蓋缺陷檢測系統(tǒng)框架的方案設(shè)計，并對FPGA模塊進行了內(nèi)部框架的分析和設(shè)計，其中對其編碼模塊和抗干擾模塊進行了簡要的涉及描述。本章在硬件的選擇方面主要參考了設(shè)計要求，包括對相機的選擇、光源特點的分析與選擇等等。第3章 系統(tǒng)軟件結(jié)構(gòu)設(shè)計該系統(tǒng)大體可以分為以下的幾個模塊:（1）圖像采集模塊；（2）通信模塊；（3）算法模塊；（4）控制模塊；（5）存儲器模塊。具體模塊間的聯(lián)系與結(jié)構(gòu)設(shè)計如圖31所示。31 系統(tǒng)軟件結(jié)構(gòu)圖 在該系統(tǒng)中各個模塊組成了系統(tǒng)的整個架構(gòu)，下面就各個模塊詳細(xì)分析一下設(shè)計思路和實現(xiàn)方法。 系統(tǒng)通信模塊設(shè)計在該系統(tǒng)的通信模塊中實現(xiàn)了相機與計算機之間的通信模塊以及FPGA和上位機之間進行數(shù)據(jù)通信模塊。其中相機與計算機之間的通信是通過以太網(wǎng)協(xié)議來進行的通信的，該系統(tǒng)在FPGA和上位機通信方面采用的是RS232通信協(xié)議，當(dāng)通過RS232通信協(xié)議數(shù)據(jù)傳輸時，其數(shù)據(jù)格式為一位起始位、八位數(shù)據(jù)位以及一位停止位，進行通信的接口則使用FPGA開發(fā)板上的簡單串口就可以完成設(shè)計要求。 CCD與計算機通信由于我們采用的為工業(yè)級的相機進行對瓶蓋采集圖像，像素達到了130萬，所以對于將要傳輸?shù)臄?shù)據(jù)量比較大，傳輸速度要求較高，所以本系統(tǒng)采用的為以太網(wǎng)接口與相機相連。由于以太網(wǎng)為最為廣泛的計算機網(wǎng)絡(luò)技術(shù)，且支持廣泛的編程語言編程，此外以太網(wǎng)通訊速率高以及資源可共享，可以對所采集的圖像可進行保存。目前，100 Mb/s的快速以太網(wǎng)已廣泛應(yīng)用各個領(lǐng)域，而且1Gb/s傳輸速率的以太網(wǎng)技術(shù)也越來越成熟，但是傳統(tǒng)的現(xiàn)場總線最高傳輸速率也只有12Mb/s而已。顯而易見，以太網(wǎng)的速率要比傳統(tǒng)現(xiàn)場總線要快的多，也就是說完全可以滿足工業(yè)控制網(wǎng)絡(luò)不斷增長的帶寬要求。所以，選用以太網(wǎng)作為相機與計算機處理的通信協(xié)議。 FPGA與上位機的通信 1）異步串行發(fā)送當(dāng)異步發(fā)送模塊讀取到一個8位的數(shù)據(jù)到寄存器中時，通信模塊將該數(shù)據(jù)進行串行化。當(dāng)電路中TxD_start信號到來時將讀取到的8位數(shù)據(jù)串行發(fā)送到TxD。當(dāng)一個8位數(shù)據(jù)在發(fā)送的過程中，busy信號即為有效，此時的TxD_start信號則被忽略掉。隨后 8位的數(shù)據(jù)信號、起始位信號以及結(jié)束位信號按順序依次發(fā)送，在本項目的編程代碼中使用狀態(tài)機來具體實現(xiàn)，其中CLK為系統(tǒng)時鐘，BaudClk為波特率時鐘。 2) 異步串行接收收到8位數(shù)據(jù)以及結(jié)束位后rx_data_ready，信號使能。這時我們需要解決的問題是對開始位的檢測以及過濾掉有誤的開始位，這樣接收狀態(tài)機才能進行工作。為了保證任意一個開始位被檢測到，系統(tǒng)所采用的過采樣。過采樣就是用波特率的N倍頻率來進行采樣，這樣就能保證在任意一個開始位到來時可以使被采樣模塊檢測到N次。在本文中采用了8倍波特率的采樣頻率。在該電路中如果有毛刺信號的干擾，那么就會導(dǎo)致誤判起始位，為了解決干擾的問題，本文采用多次采樣表決的方式，多次表決就是當(dāng)在某個采樣周期檢測到數(shù)據(jù)的一個起始位后，系統(tǒng)不是馬上判定為一幀數(shù)據(jù)到來，而是對該信號進行多次采樣，只有連續(xù)多次檢測到起始位才認(rèn)為是一禎數(shù)據(jù)的開始，本文采用4位表決。 3) 異步數(shù)據(jù)傳輸?shù)乃俾?異步數(shù)據(jù)傳輸?shù)乃俾逝c傳輸?shù)牟ㄌ芈视泻艽箨P(guān)系。波特率就是每秒傳輸數(shù)據(jù)的位數(shù)。而對于RS232的串口，其波特率不能隨意的進行設(shè)置，只能使用標(biāo)準(zhǔn)的波特率，如4800，9600, 115200等。若要在FPGA上實現(xiàn)串口通信，首先必須解決的問題就是波特率的實現(xiàn)。我們采用FPGA的開板上50M晶振，所以要實現(xiàn)以上介紹的幾種波特率并非輕而易舉。本項目采用了一個參數(shù)化的FPGA波特率生成器。如圖32所示。 圖32 通信協(xié)議外部接口 圖33 雙端口RAM模塊圖 存儲器模塊在項目中我們采用了FPGA默認(rèn)的片內(nèi)RAM。該模塊采用Verilog HDL語言實現(xiàn)了一個片內(nèi)的8位RAM，可存儲40%個單元。FPGA的片內(nèi)RAM包括分布式RAM和嵌入式RAM（即BRAM）兩種。而從端口數(shù)上又可分為雙端口RAM和單端口RAM。本文用FPGA開發(fā)軟件Quartus II 的IPCore生成工具實現(xiàn)了一個雙端口的RAM，雙端口的RAM模塊和其外部信號接口如圖33所示。 控制模塊控制模塊CA(Control automation)處于頂層模塊，它所負(fù)責(zé)的是對整個FPGA模塊處理流程的控制執(zhí)行，在該系統(tǒng)中控制模塊的功能主要在于對各路所采集到的信號進行判斷并作出相應(yīng)的動作。 本章小結(jié)本章對實時圖像處理檢測系統(tǒng)的整體框架進行描述，將整個系統(tǒng)分為圖像采集模塊、通信模塊、存儲器模塊以及控制模塊等模塊，來進行模塊化設(shè)計。詳細(xì)闡述了硬件實現(xiàn)的過程及實現(xiàn)過程中注意的要點。在本章節(jié)中選取的各個模塊都進行了詳細(xì)的分析論證，以充分滿足設(shè)計的要求，無論是硬件的選取或者軟件結(jié)構(gòu)上的設(shè)計均與其他市場同類設(shè)計進行了詳細(xì)的比較。雖然涉及的方面比較廣泛，但都對其進行了較為詳細(xì)的參考論證。第4章 缺陷檢測設(shè)計及實現(xiàn)為提高旋蓋表面缺陷檢測的高效以及準(zhǔn)確率，對旋蓋進行了注膠面、蓋爪以及印刷面的缺陷視覺檢測系統(tǒng)的設(shè)計以及實現(xiàn)。通過對圖像進行灰度化處理，確定圖像處理的窗口，利用Sobel算子和Kirsch算子進行細(xì)化邊緣提取，確定旋蓋中心點找出旋蓋檢測半徑，并提出利用灰度圖像處理和邊緣檢
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號-1