畢業(yè)設計-基于fpga的vga顯示(編輯修改稿)
2025-02-13 00:54 本頁面
【文章內(nèi)容簡介】 時由時序可得下面計算式子（ v_countend 為v_count計數(shù)清零值）： v_countend： 同時可以從該時序圖確定 h_begin_time和 h_end_time的行計數(shù) line開始計數(shù)以及清零計數(shù)的時間，計算式子如下： h_begin_time : S= R= Q= RGB V_SYNC P=64?s Tscreen =16. 89ms 480行 h_begin_time 此時刻準備刷新第一行 h_end_time 原點 h_end_time : 還能得出場掃描 v_sync 在 v_count 從 0~525 計數(shù)期間，從第幾計數(shù)開始為電平變化。圖中， P=64us就是說在 v_count計數(shù)起到 64us到來之間場信號 v_sync保持低電平，在 64us 到 16. 89ms之間為高電平，剛好為一個場信號周期（一幀）。以下是計算式子（ vsync_end代表 v_sync的低電平截止時間范圍）： vsync_end： 程序簡單描述如下： v_count計數(shù)： always @ (posedge clk ) // 當垂直刷新循環(huán)結(jié)束（滿 480）時 v_count 清零；否則當 h_count計到規(guī)定的最大值（ 805）時加 1計數(shù) ； v_sync的電平變化： assign v_sync_pulse_w = (v_count vsync_end)。 //從 v_count 從 0計數(shù)到2（ 64us）為 1 3~525 為 0 在h_sync 負 脈 沖 寬 度 內(nèi) ，h_sync_pulse_w為高電平 assign v_sync=~v_sync_pulse_w。 提供行列以及格線計數(shù)值 行或列計數(shù)： line 和 pixel； 格線計數(shù)器： line_t， pixel_t， strip_t （ 1） line[8..0]：用于對行數(shù)（ 1~480行）計數(shù)，其 clk等于水平同步信號 h_sync的下降沿 ； （ 2） pixel [9..0] ：用于對每行的像素點數(shù)（ 1~640個點）計數(shù)，其 clk等于輸入時鐘 fclk25M。 /* 3. line[8..0]對像素所處行計數(shù) */ always @ (negedge h_sync ) //h_sync的下降沿觸發(fā) line計數(shù)。 //當 h_begin_time ≦ v_count≦ h_end_time，且當 line≦ 480 時，則 line加 1計數(shù)； //否則 line清 零。 /* 4. pixel[9..0]對像素所處列計數(shù) */ always @ (posedge clk ) /*當 1≦ line≦ 480（必須有此條件，否則 pixel在 h_sync來后 B+C 時間之后 即開始加 1 計數(shù)，而此時 line=0），且 p_begin_time≦ h_count≦ p_end_time，且 pixel≦ 640時，則 pixel加 1計數(shù)； */ //否則 pixel清零。 （ 3） output[4:0] line_t。 //用于棋盤格 1 的水平格線計數(shù) 32 進制 , 計數(shù)一
高考資料相關推薦
鄂ICP備17016276號-1