【文章內(nèi)容簡介】 系列，您的大批量應(yīng)用現(xiàn)在可以采用價格相當(dāng)?shù)目删幊探鉀Q方案(與ASIC相比)。Cyclone FPGA主要特點：1 邏輯資源豐富，邏輯單元數(shù)量最大可達(dá)20060個，內(nèi)置M4K存儲塊，最大RAM可達(dá)288bk。 2 多電壓接口，支持LVTTL,LVCOMS,SSTL2,SSTL3和LVDS等I/O標(biāo)準(zhǔn)。 3 支持66MHz，32b PCI標(biāo)準(zhǔn)。 4 靈活的時鐘管理，每個器件兩個PLL，可對時鐘進(jìn)行倍頻，分頻和相移 5 專門的雙倍頻數(shù)據(jù)接口電路，可方便的與FIFO，RAM,FCRAM,SDRAM和DDR SDRAM等存儲器接口。 6 芯片內(nèi)有Signal Tap Ⅱ嵌入式邏輯分析器，極大地方便了設(shè)計者對芯片內(nèi)部邏輯進(jìn)行檢查，而不需要將內(nèi)部信號輸出到I/O管腳上。 7 支持多種IP核。 8 低成本串行配置器件。 Cyclone FPGA綜合考慮了邏輯、存儲器、鎖相環(huán)(PLL)和高級I/O接口，是價格敏感應(yīng)用的最佳選擇。Cyclone FPGA具有： 新的可編程體系結(jié)構(gòu)，實現(xiàn)低成本設(shè)計。 嵌入式存儲器資源支持多種存儲器應(yīng)用和數(shù)字信號處理(DSP)實現(xiàn) 專用外部存儲器接口電路，支持與DDR FCRAM和SDRAM器件以及SDR SDRAM存儲器的連接。 支持串行總線和網(wǎng)絡(luò)接口以及多種通信協(xié)議 片內(nèi)和片外系統(tǒng)時序管理使用嵌入式PLL 支持單端I/O標(biāo)準(zhǔn)和差分I/O技術(shù)，LVDS信號數(shù)據(jù)速率高達(dá)640Mbps。 處理功耗支持Nios II 系列嵌入式處理器 采用新的串行配置器件的低成本配置方案 Quartus II 軟件OpenCore評估特性支持免費的IP功能評估 Quartus II 網(wǎng)絡(luò)版軟件的免費支持 167。 LCD液晶顯示器167。 LCD液晶器工作原理自人類進(jìn)入信息時代以來，信息顯示技術(shù)在人們社會活動和日常生活中的作用日益明顯。例如，信息處理、接收及發(fā)送等操作均借助于信息系統(tǒng)終端與人之間的界面— 顯示來完成。另一方面，60年代以后，半導(dǎo)體集成電路技術(shù)的飛速發(fā)展和廣泛應(yīng)用，使信息系統(tǒng)設(shè)備向小型化、輕型化、節(jié)能化、高密度化發(fā)展。液晶顯示具有低電壓、微功耗、易彩色化等特點，恰好符合技術(shù)發(fā)展趨勢和信息時代的需求，促使了液晶顯示技術(shù)的發(fā)展。LCD顯示模式早在上世紀(jì)60年代就己出現(xiàn)，并于上世紀(jì)70年代形成扭曲相列型TNLCD產(chǎn)業(yè)，主要應(yīng)用于電子手表、計算器當(dāng)中。到上世紀(jì)80年代中期開發(fā)的超扭曲相列型STNLCD產(chǎn)品，在顯示品質(zhì)上相比TNLCD有了很大的進(jìn)步[D1。隨著應(yīng)用領(lǐng)域的不斷擴(kuò)大，TN和ST\顯示模式由于其固有的不足己無法適應(yīng)顯示技術(shù)的發(fā)展，其缺陷主要表現(xiàn)在交叉效應(yīng)嚴(yán)重、顯示容量小、響應(yīng)速度慢等。TFTLCD顯示技術(shù)徹底克服了上述兩種顯示方式的不足，以其大容量、高清晰度和全彩色視頻顯示成為LCD顯示的主導(dǎo)技術(shù)。LCD技術(shù)是把液晶灌入兩個列有細(xì)槽的平面之間。這兩個平面上的槽互相垂直(相交成90度)。也就是說，若一個平面上的分子南北向排列，則另一平面上的分子?xùn)|西向排列，而位于兩個平面之間的分子被強(qiáng)迫進(jìn)入一種90度扭轉(zhuǎn)的狀態(tài)。由于光線順著分子的排列方向傳播，所以光線經(jīng)過液晶時也被扭轉(zhuǎn)90度。但當(dāng)液晶上加一個電壓時，分子便會重新垂直排列，使光線能直射出去，而不發(fā)生任何扭轉(zhuǎn)。LCD正是由這樣兩個相互垂直的極化濾光器構(gòu)成，所以在正常情況下應(yīng)該阻斷所有試圖穿透的光線。但是，由于兩個濾光器之間充滿了扭曲液晶，所以在光線穿出第一個濾光器后，會被液晶分子扭轉(zhuǎn)90度，最后從第二個濾光器中穿出。另一方面，若為液晶加一個電壓，分子又會重新排列并完全平行，使光線不再扭轉(zhuǎn)，所以正好被第二個濾光器擋住?？傊?，加電將光線阻斷，不加電則使光線射出。(a)無外加電壓 (b)有外加電壓圖26液晶器件的顯示原理167。 GDM12864A 圖形液晶顯示模塊電路特性（一） GDM12864A 的電特性配置于 GW48PK 系統(tǒng)的 LCD GDM12864A 是帶顯示存儲器的圖形液晶顯示列驅(qū)動控制器。它的特點是內(nèi)置 6464 位的顯示存儲器，顯示屏上各像素點的顯示狀態(tài)與顯示存儲器的各位數(shù)據(jù)—一對應(yīng)，顯示存儲器的數(shù)據(jù)直接作為圖形顯示的驅(qū)動信號。顯示數(shù)據(jù)為“1”，相應(yīng)的像素點顯示；顯示數(shù)據(jù)為“0“，相應(yīng)的像素點就不顯示。同時 GDM12864A 配備了一套顯示存儲器的管理電路和與計算機(jī)接口電路，允許計算機(jī)直接訪問顯示存儲器，也就是說 GDM12864A 可以直接與計算機(jī)的總線連接。 GDM12864A 的主要特性為： 擁有 6464 位（512 字節(jié)）的顯示存儲器，其數(shù)據(jù)直接作為顯示驅(qū)動信號。 8 位并行數(shù)據(jù)接口，適配 M6800 系列時序。 64 路列驅(qū)動輸出。 簡單的操作指令顯示開關(guān)設(shè)置，顯示起始行設(shè)置，地址指針設(shè)置和數(shù)據(jù)讀／寫等指令。 低功耗，在顯示期間功耗最大為２mW。 寬電壓工作 Vcc=～ Vee=OV～10V(二) 模塊特性GDM12864A 的接口電路定義如下表所示。序號符號電平狀態(tài)功能1GND0V－電源地2Vcc－邏輯電源正3V00～5V－液晶顯示驅(qū)動電源4D/IH/L輸入寄存器選擇信號7R/WH/L輸入讀／寫選擇信號8EH/L輸入使能信號7DB0H/L三態(tài)數(shù)據(jù)總線（最低位）8DB1H/L三態(tài)數(shù)據(jù)總線9DB2H/L三態(tài)數(shù)據(jù)總線10DB3H/L三態(tài)數(shù)據(jù)總線11DB4H/L三態(tài)數(shù)據(jù)總線12DB5H/L三態(tài)數(shù)據(jù)總線13DB6H/L三態(tài)數(shù)據(jù)總線14DB7H/L三態(tài)數(shù)據(jù)總線（最高位）15CS2H輸入片選2（高電平有效）16CS1H輸入片選1（高電平有效）17/RESL輸入復(fù)位信號（低電平有效）18VEE輸出LCD驅(qū)動負(fù)電壓19A輸入背光電源（+）20K0V－背光電源（）圖27電路接口定義CS１CS２GDM12864A00禁止使用01左區(qū)10右區(qū)11未選圖28接口信號中的兩個片選信號的組合定義167。 硬件原理連接167。 單片機(jī)與FPGA并行通信接口 在功能上，單片機(jī)與FPGA有很強(qiáng)的互補性。單片機(jī)具有性能價格高、功能靈活、易于人機(jī)對話、強(qiáng)大的數(shù)據(jù)處理能力的特點；FPGA則具有高速、高可靠性以及開發(fā)便捷、規(guī)范等優(yōu)點。以這兩類期間相互結(jié)合的電力結(jié)構(gòu)在許多電子系統(tǒng)設(shè)計中被廣泛應(yīng)用。 再設(shè)計單片機(jī)與FPGA接口時，基本的出發(fā)點是將FPGA作為單片機(jī)的一個外設(shè)。單片機(jī)通過串口總線或并行總線與FPGA交換數(shù)據(jù)信息和控制信息。采用串行線方式時，通信時序可由所設(shè)計的軟件自由決定，形式靈活多樣，但數(shù)據(jù)交換的速度較慢。采用并行總線方式時，單片機(jī)以固定的總線方式的讀/寫時序與FPGA接環(huán)信息，數(shù)據(jù)交換的速度快。由于目前大多數(shù)FPGA期間內(nèi)部含有豐富的存儲器資源，可配置成單口RAM,雙口RAM，F(xiàn)IFO等特別適合單片機(jī)采用并行的方式交換數(shù)據(jù)，因此在實際運用中單片機(jī)與FPGA的接口更多的采用并行總線的形式。為了使單片機(jī)能訪問FPGA內(nèi)部的各種資源（如存儲器、鎖存器等），單片機(jī)與FPGA接口的信號線應(yīng)包括數(shù)據(jù)總線和控制總線。AT89C51單片機(jī)的數(shù)據(jù)總線為D0D7共8根。單片機(jī)與FPGA相互協(xié)議控制線為RXD/TXD共2根線，地址總線的設(shè)置應(yīng)根據(jù)FPGA內(nèi)部的存儲器的容量來確定，在這里FPGA選用Altera公司的Cyclone EP1C6。圖29單片機(jī)與FPGA連接圖圖中PIO68PIO75對應(yīng)FPGA引腳編號，為D0D7數(shù)據(jù)端。PIO78,PIO79為礦質(zhì)連接線。167。 單片機(jī)與LCD連接本設(shè)計選用AT89c51單片機(jī)、和GDM12864A型LCD，本連接為間接控制方式間接控制方式是計算機(jī)通過自身的或系統(tǒng)中的并行接口與液晶顯示模塊連接，計算機(jī)通過對這些接口的操作，以達(dá)到對液晶顯示模塊的控制。這種方式的特點是電路簡單，控制時序由軟件實現(xiàn)，可以實現(xiàn)高速計算機(jī)與液晶顯示模塊的接口。實用電路圖如下圖所示。在圖中電路中以 89c51的P0口作為數(shù)據(jù)口， ， 。電位器用于顯示對比度的調(diào)節(jié)。圖210 單片機(jī)與LCD連接圖167。 系統(tǒng)連接圖圖211 系統(tǒng)電路連接圖 系統(tǒng)連接圖顯示出FPGA與單片機(jī)連接及單片機(jī)與LCD連接。第3章 系統(tǒng)軟件設(shè)計167。 軟件設(shè)計模塊概述 本課題設(shè)計從運用出發(fā)。設(shè)計貼近我們實驗的環(huán)境，方案軟件設(shè)計包含2個大方面模塊描述，一、FPGA嵌入式存儲器描述。二、單片機(jī)接受FPGA數(shù)據(jù)和單片機(jī)驅(qū)動LCD顯示FPGA發(fā)來的數(shù)據(jù)。在本章節(jié)中將詳細(xì)介紹各個軟件功能模塊的設(shè)計。167。 FPGA嵌入式存儲器模塊 本課題嵌入式存儲器所選用的是FPGA內(nèi)嵌的M4K。則需要我們用語言描述一個存儲器，設(shè)計中我們VHDL語言編寫存儲模塊，本模塊為FPGA與單片機(jī)的連接模塊，也是FPGA與單片機(jī)建立通信的中樞。模塊包含7個端口，其中三個輸出，四個輸入。WRCLK為數(shù)據(jù)輸入的時鐘信號，DATA為實驗產(chǎn)生數(shù)據(jù)輸入，WRADD為輸入數(shù)據(jù)的寫地址，RXD為單片機(jī)產(chǎn)生的時鐘信號用于從存儲模塊中讀時鐘，此時鐘每兩個上升沿讀取一次數(shù)據(jù)。TXD為輸出到單片機(jī)的協(xié)議信號，RBGIN為一輪顯示結(jié)束標(biāo)志，高有效。當(dāng)TXD為1時表示取數(shù)完成，單片機(jī)可以對數(shù)據(jù)進(jìn)行處理否則單片機(jī)等待。Dout為輸出到單片機(jī)的數(shù)據(jù)。 模塊工作方式為：當(dāng)產(chǎn)生試驗數(shù)據(jù)時通過WRCLK時鐘將數(shù)據(jù)存入模塊內(nèi)嵌的存儲器中，要結(jié)束一組數(shù)據(jù)輸入時將RBGIN置高電平，正常顯示時RBGIN置為低，此值為一組數(shù)據(jù)顯示的結(jié)束標(biāo)志。這時寫地址應(yīng)改為000h重新向這段存儲空間寫入新數(shù)據(jù)，最后還是用RBGIN置高結(jié)束輸入。模塊內(nèi)部用于單片機(jī)讀數(shù)據(jù)地址是本模塊自動產(chǎn)生（即每兩個rxd上升沿讀地址加一），模塊從內(nèi)嵌存儲器取數(shù)據(jù)當(dāng)檢測數(shù)據(jù)的REGIN是1時，模塊內(nèi)讀地址自動改成000H，實現(xiàn)循環(huán)取數(shù)。則如果在RBGIN為低時，數(shù)據(jù)不斷更新單片機(jī)都能接受到新數(shù)據(jù)，讓 LCD及時顯示出來，實現(xiàn)數(shù)據(jù)的及時顯示。圖31 FPGA嵌入式存儲器模塊模塊部分程序： RBGIN=RBGIN_1。GCLK:PROCESS(RXD)BEGIN IF RXD39。EVENT AND RXD=39。139。 THEN CLK=NOT CLK。 IF CLK=39。139。 THEN IF RBGIN_1=39。139。 THEN ADDRESS=(OTHERS=39。039。)。 ELSE ADDRESS=ADDRESS+39。139。 END IF。 TXD=39。139。 ELSE TXD=39。039。 END IF。 END IF。END PROCESS。DOUT=DOUT_1。U1: DMEMERY PORT MAP(DATA1,ADDRESS,RXD,WRADD,WRCLK,WREN,DOUT_1)。167。 單片機(jī)模塊我們采用MCS51系列AT89C51單片機(jī)來訪問FPGA模塊的嵌入式RAM存儲器。并采用匯編語言編程，實現(xiàn)信息顯示，硬件連接如圖211，8位數(shù)據(jù)線。適用于8位MCU。由于采用單片機(jī)片內(nèi)存儲器，則EA/VP腳必須接+5V，RESET是復(fù)位腳，低電平有效，復(fù)位輸入必須保持1ms以上。根據(jù)方案設(shè)計需求我們需要顯示一部分常用漢字，字母，字符，和數(shù)字。設(shè)計中我們在單片機(jī)存儲區(qū)開辟一個漢字庫。設(shè)計中單片機(jī)從FPGA取漢字、字母、字符、數(shù)字在單片機(jī)內(nèi)部存儲的相對地址，當(dāng)我們需要LCD顯示數(shù)據(jù)時，只需要用相對地址加上漢字庫開始的絕對地址，就能得出我們需要顯示的數(shù)據(jù)地址，單片機(jī)在從中取數(shù)據(jù)，將數(shù)據(jù)發(fā)送給LCD顯示。實現(xiàn)數(shù)據(jù)的顯示。在附錄中將列出地址表。如下主程序流程圖詳細(xì)講述系統(tǒng)的執(zhí)行流程。設(shè)計中單片機(jī)從FPGA模塊中取數(shù)時鐘為txd信號，程序中當(dāng)每顯示完一個字，txd就會產(chǎn)生一個高電平，fpga模塊檢測到高電平信號，就會從存儲器模塊中取數(shù)。 圖32單片機(jī)主程序流程圖 167。 GDM12864A 圖形液晶顯示模塊的軟件特性了解GDM12864A 圖形液晶顯示模塊的電路特性后，要使用GDM12864A圖形液晶顯示模塊還需要熟悉其軟件特性，即GDM12864A 的指令功能，才能很好地應(yīng)用圖形液晶顯示模塊。GDM12864A 的指令功能非常簡單，指令一覽表如下表所示。指令名稱控制信號控制代碼D/I R/WD7 D6 D5 D4 D3 D2 D1 D0顯示開頭設(shè)置0 00 0 1 1 1 1 1 D顯示起始行設(shè)置0 01 1 L5 L4 L3 L2 L1 L0頁面地址設(shè)置0 01 0 1 1 1 P2 P1 P0列地址設(shè)置0 00 1 C5 C4 C3 C2 C1 C0讀取狀態(tài)字0 1BUSY 0 ON/OFF REST 0 0 0 0寫顯示數(shù)據(jù)