【文章內(nèi)容簡(jiǎn)介】 兩個(gè) 16位定時(shí)器 /計(jì)數(shù)器 5 個(gè)中斷源 可編程串行通道 低功耗的閑置和掉電模式 片內(nèi)振蕩器和時(shí)鐘電路 管腳說(shuō)明 ： VCC：供電電壓。 GND：接地。 P0口： P0 口為一個(gè) 8位漏級(jí)開(kāi)路雙向 I/O 口，每腳可吸收 8TTL 門(mén)電流。當(dāng) P1 口的管腳第一次寫(xiě) 1時(shí)，被定義為高阻輸入。 P0能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時(shí)， P0 口作為原碼輸入口，當(dāng) FIASH 進(jìn)行校驗(yàn)時(shí)， P0 輸出原碼，此時(shí) P0 外部必須被拉高。 P1口： P1 口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門(mén)電流。 P1 口管腳寫(xiě)入 1 后，被內(nèi)部上拉為高，可用作 輸入， P1 口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。在FLASH 編程和校驗(yàn)時(shí)， P1口作為第八位地址接收。 P2口： P2 口為一個(gè)內(nèi)部上拉電阻的 8位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個(gè) TTL 門(mén)電流，當(dāng) P2口被寫(xiě) “1” 時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時(shí)， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2口當(dāng)用于外部程序存儲(chǔ)器或 16 位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)， P2 口輸出地址的高八位。在給出地址 “1” 時(shí)，它利用內(nèi) 部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù) 據(jù)存儲(chǔ)器進(jìn)行讀寫(xiě)時(shí)， P2 口輸出其特殊功能寄存器的內(nèi)容。 P2 口在 FLASH 編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。LED 漢字顯示 6 P3口： P3 口管腳是 8個(gè)帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4個(gè) TTL 門(mén)電流。當(dāng) P3口寫(xiě)入 “1” 后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3口將輸出電流（ ILL）這是由于上拉的緣故。 P3口也可作為 AT89C51 的一些特殊功能口，如下表所示： 口管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外 部中斷 0） /INT1（外部中斷 1） T0（記時(shí)器 0外部輸入） T1（記時(shí)器 1外部輸入） /WR（外部數(shù)據(jù)存儲(chǔ)器寫(xiě)選通） /RD（外部數(shù)據(jù)存儲(chǔ)器讀選通） P3口同時(shí)為閃爍編程和編程校驗(yàn)接收一些控制信號(hào)。 RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時(shí)，要保持 RST 腳兩個(gè)機(jī)器周期的高電平時(shí)間。 ALE/PROG：當(dāng)訪(fǎng)問(wèn)外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時(shí)， ALE 端以不變的頻率周期輸出正 脈沖信號(hào)，此頻率為振蕩器頻率的 1/6。因此它可用作對(duì)外部輸出的脈沖或用于定時(shí)目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過(guò)一個(gè) ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時(shí)， ALE 只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無(wú)效。 /PSEN：外部程序存儲(chǔ)器的選通信號(hào)。在由外部程序存儲(chǔ)器取指期間，每個(gè)機(jī)器周期兩次 /PSEN 有效。但在訪(fǎng)問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的 /PSEN信號(hào)將不出現(xiàn)。 /EA/VPP：當(dāng) /EA 保持低電平時(shí)，則在此期間外部程序存儲(chǔ)器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲(chǔ)器。注意加密方式 1 時(shí)， /EA 將內(nèi)部鎖定為RESET；當(dāng) /EA 端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（ VPP）。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時(shí)鐘工作電路的輸入。 XTAL2：來(lái)自反向振蕩器的輸出。 [3] 7 振蕩器特性： XTAL1 和 XTAL2 分別為反向放大器的輸入和輸出。該反向放大器可以配置為片內(nèi)振蕩器 。石晶振蕩和陶瓷振蕩均可采用。如采用外部時(shí)鐘源驅(qū)動(dòng)器件， XTAL2 應(yīng)不接。有余輸入至內(nèi)部時(shí)鐘信號(hào)要通過(guò)一個(gè)二分頻觸發(fā)器，因此對(duì)外部時(shí)鐘信號(hào)的脈寬無(wú)任何要求，但必須保證脈沖的高低電平要求的寬度。 芯片擦除： 整個(gè) PEROM 陣列和三個(gè)鎖定位的電擦除可通過(guò)正確的控制信號(hào)組合，并保持 ALE 管腳處于低電平 10ms 來(lái)完成。在芯片擦操作中，代碼陣列全被寫(xiě) “1”且在任何非空存儲(chǔ)字節(jié)被重復(fù)編程以前，該操作必須被執(zhí)行。 此外， AT89C51 設(shè)有穩(wěn)態(tài)邏輯，可以在低到零頻率的條件下靜態(tài)邏輯，支持兩種軟件可 選的掉電模式。在閑置模式下， CPU停止工作。但 RAM，定時(shí)器，計(jì)數(shù)器，串口和中斷系統(tǒng)仍在工作。在掉電模式下，保存 RAM 的內(nèi)容并且凍結(jié)振蕩器，禁止所用其他芯片功能，直到下一個(gè)硬件復(fù)位為止。 時(shí)鐘電路設(shè)計(jì) 時(shí)鐘電路由 AT89C51 的 18， 19腳的時(shí)鐘端 (XTALl 及 XTAL2)以及 12 MHz 晶振 X電容 C2， C3 組成，采用片內(nèi)振蕩方式。 在 AT89S51 芯片內(nèi)部有一個(gè)高增益反相放大器，其輸入端為芯片引腳XTAL1，其輸出端為引腳 XTAL2。而在芯片的外部， XTAL1 和 XTAL2 之間跨接 晶體震蕩器和微調(diào)電容，從而構(gòu)成一個(gè)穩(wěn)定的自激震蕩器，這就是單片機(jī)的數(shù)字電路。數(shù)字電路產(chǎn)生的震蕩脈沖經(jīng)過(guò)觸發(fā)器進(jìn)行二分頻之后，才成為單片機(jī)的數(shù)字脈沖信號(hào)。一般地，電容 C1 和 C2取 30pF 左右，可使系統(tǒng)更穩(wěn)定，避免雜波干擾而導(dǎo)致死機(jī) ,系統(tǒng)數(shù)字電路如圖 22。 晶體的震蕩頻率范圍是 ~12MHz。晶體震蕩頻率高，則系統(tǒng)的數(shù)字頻率也高，單片機(jī)運(yùn)行速度也就快。 MCS51 在通常情況下，使用震蕩頻率為 6MHz 或12MHz。 時(shí)鐘電路一般有兩種接法：內(nèi)部時(shí)鐘方式和外部時(shí)鐘方式；不同計(jì)算機(jī)的時(shí)鐘電路接法是不完全相同的； (1)內(nèi)部時(shí)鐘方式：通過(guò)在引腳 XTAL1 和 XTAL2 兩端跨接晶體或陶瓷諧振器，再利胙芯片內(nèi)部的振蕩電路，就構(gòu)成了穩(wěn)定的自激振蕩器，其發(fā)出的脈沖直接送入內(nèi)部時(shí)鐘電路； (2)外部時(shí)鐘方式：此方式是利用外部振蕩脈沖接入 XTAL1，對(duì)于 AT89C52 單片LED 漢字顯示 8 機(jī)，因?yàn)閮?nèi)部時(shí)鐘發(fā)生器的信號(hào)取自反相放大器的輸入端，故采用外部時(shí)鐘源時(shí)，接線(xiàn)方式為外時(shí)鐘信號(hào)接至 XTAL1， XTAL2 懸空，注意：外接晶振時(shí)，C1 和 C2 值通常選擇為 20～ 30PF；外接陶瓷諧振器時(shí)， C1 和 C2 為 30～ 50PF；C1 、 C2 對(duì)頻率有微調(diào)作用，影響振蕩 的穩(wěn)定性和起振速度。 在這里我們選用的是內(nèi)部時(shí)鐘方式 C13 3 pC23 3 pX1C R Y S T A LX T A L 1X T A L 21918 圖 22 單片機(jī)的時(shí)鐘電路 復(fù)位電路設(shè)計(jì) 復(fù)位電路采用簡(jiǎn)易的上電復(fù)位電路，主要由電阻 R1， R2，電容 C1，開(kāi)關(guān)K1組成，分別接至 AT89C51 的 RST 復(fù)位輸入端。 單片機(jī)復(fù)位是使 CPU 和系統(tǒng)中的其他功能部件都處在一個(gè)確定的初始狀態(tài)，并從這個(gè)狀態(tài)開(kāi)始工作，例如復(fù)位后 PC=0000H，使單片機(jī)從第一個(gè)取指令。無(wú)論是在單片機(jī)剛開(kāi)始接上電源時(shí)，還是斷電后或者發(fā)生故障后都要復(fù)位。 AT89C51 的系統(tǒng)重置是由 RESET 引腳控制的，如圖 23 所示。當(dāng)此 引腳送入高電位超過(guò) 24 個(gè)震蕩周期時(shí)（即 2 個(gè)機(jī)器周）。 AT89S51 即進(jìn)入芯片內(nèi)部重置狀態(tài)，而且一直在此狀態(tài)下等待，直到 RESET 為低電位后，才檢測(cè) EA 為高電位或是低電位，若為高電位，則實(shí)行內(nèi)部的程序代碼，若為低電位，則實(shí)行外部的程序代碼。復(fù)位時(shí)， ALE 和 /PSEN 呈輸入狀態(tài)，即 ALE=/PSEN=1，片內(nèi) RAM不受復(fù)位影響；但在系統(tǒng)剛上電（也稱(chēng)為“冷啟動(dòng)”）時(shí)， RAM 的內(nèi)容是隨機(jī)的。復(fù)位后， P0~P3 口輸出高電平且使這些雙向口皆處于輸入狀態(tài)，并將 07H寫(xiě)入堆棧摜針 SP，同時(shí)將 PC 和其余專(zhuān)用寄存器清 0，此時(shí)單 片機(jī)從起始地址0000H 開(kāi)始重新執(zhí)行程序。因此，單片機(jī)運(yùn)行出錯(cuò)或進(jìn)入死循環(huán)時(shí)，可使其復(fù)位后重新運(yùn)行。 9 C32 2 0 u FR14 7 0 RV C CR E S E T9 圖 23 單片機(jī)的復(fù)位電路 AT89C51 主要由接收與發(fā)送緩沖寄 存器 SBUF、輸入移們寄存器以及串行控制寄存器 SCON 等組成。波特率發(fā)生器可以利用定時(shí)器 T1 或 T2 控制發(fā)送和接收的速率。特殊 功能寄存器 SCON 用于存放串行口的控制和狀態(tài)信息；發(fā)送數(shù)據(jù)緩沖寄存器 SBUF 用于存準(zhǔn)備發(fā)送出去的數(shù)據(jù)；接收數(shù)據(jù)緩沖寄存器SBUF 用于接收由外部輸入到輸入移位寄存器中的數(shù)據(jù)。 80C52 串行口正是通過(guò)對(duì)上述專(zhuān)用寄存 器的設(shè)置、檢測(cè)與讀取來(lái)管理串行通信的；在進(jìn)行串行通信時(shí)，外界數(shù)據(jù)通過(guò)引腳 RXD 輸入。輸入數(shù)據(jù)首先逐位進(jìn)入輸入移位寄存器，由串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，然后再送入接收寄存器。在接收寄存器中采用了雙緩沖結(jié)構(gòu)，以避免在接收到第 2 幀數(shù)據(jù)前， CPU 未及時(shí)響應(yīng)接收寄存器前一幀的中斷請(qǐng)求，沒(méi)把前一幀數(shù)據(jù)讀走，而造成 2 幀數(shù)據(jù)重疊的錯(cuò)誤。在發(fā)送時(shí)，串行數(shù)據(jù)通過(guò)引腳 TXD 輸出。 由于 CPU 是主動(dòng)的，因此不會(huì)產(chǎn)生寫(xiě)重疊問(wèn)題，一般不需要雙緩沖器結(jié)構(gòu)。要發(fā)送的數(shù)據(jù)通過(guò)發(fā)送控制器控制邏輯門(mén)電路逐位輸出。 [4] 1616L ED點(diǎn)陣屏 LED 點(diǎn)陣顯示屏采用 1616 共 256 個(gè)象素的點(diǎn)陣，通過(guò)萬(wàn)用表檢測(cè)發(fā)光二極管的方法測(cè)試判斷出該點(diǎn)陣的引腳分布，如圖 24所示LED 漢字顯示 10 圖 24 LED點(diǎn)陣顯示屏底視圖 我們把行列總線(xiàn)接在單片機(jī)的 IO 口，然后把上面分析到的掃描代碼送人總線(xiàn)，就可以得到顯示的漢字了。但是若將 LED 點(diǎn)陣的行列端口全部直接接入89S51 單片機(jī)，則需要使用 32 條 IO 口，這樣會(huì)造成 IO 資源的耗盡，系統(tǒng)也再無(wú)擴(kuò)充的余地。因此，我們?cè)趯?shí)際應(yīng)用中只是將