【文章內(nèi)容簡介】 的人機交互界面，使儀器的使用更加簡單方便，用戶可以通過更加直觀的方式獲取相關(guān)測試數(shù)據(jù)，減小了因為人為數(shù)據(jù)讀取而造成的測量誤差。互聯(lián)網(wǎng)的飛速發(fā)展，為人們的生產(chǎn)生活帶來了極大的便利，同樣，在測試儀器領(lǐng)域也具有同樣的發(fā)展趨勢，通過程控接口等通信接口的設(shè)計，使信號發(fā)生器之間可以進(jìn)行相互的級聯(lián)，完成某些復(fù)雜環(huán)境的測試，信號發(fā)生器也可以通過網(wǎng)絡(luò)接口連入因特網(wǎng)，通過相關(guān)應(yīng)用軟件的開發(fā)，用戶可以通過網(wǎng)絡(luò)遠(yuǎn)程的控制使用該儀器，具有相當(dāng)?shù)撵`活性和經(jīng)濟性?？偟膩碚f，任意波形發(fā)生器主要由下面幾個部分組成，分別為外部鍵控模塊，鎖相環(huán)模塊，數(shù)字分頻器模塊，計數(shù)器模塊，存儲數(shù)據(jù)的ROM模塊，數(shù)據(jù)選擇模塊，D/A轉(zhuǎn)化模塊，硬件模塊和示波器。 設(shè)計方案分析在頻率合成技術(shù)自上世紀(jì)三十年代提出以來的近八十年中，頻率合成技術(shù)歷經(jīng)了直接頻率合成、鎖相環(huán)頻率合成之后，進(jìn)入了新一代的直接數(shù)字頻率合成(DDS)階段。與傳統(tǒng)的基于模擬技術(shù)的頻率合成技術(shù)相比，采用DDS技術(shù)來合成波形不僅簡單可靠、控制方便、而且可以方便的實現(xiàn)可編程和全數(shù)字化。目前基于DDs技術(shù)實現(xiàn)信號發(fā)生器的方法主要由以下兩種:(1)采用DDS高性能芯片實現(xiàn)設(shè)計。(2).自行設(shè)計基于FPGA邏輯電路的解決方案。隨著各大IC公司對DDS技術(shù)不斷的研究與相關(guān)產(chǎn)品的開發(fā)，目前市場上已經(jīng)可以提供很多性能優(yōu)良的專用DDS芯片，主要有ADQualco、Sciteg和Stanford等公司的單芯片電路，其中最具代表性的如AD公司的AD9850、AD9858等系列的芯片，這些專用的DDS芯片不僅具有比較高的工作頻率，內(nèi)部集成了高精度的D/A轉(zhuǎn)換器，并且還具備一定的調(diào)制功能[z0]。但是DDS專用芯片中多采用只讀存儲器ROM作為波形存儲器，在芯片出廠之前事先將波形數(shù)據(jù)固化到ROM中，無法根據(jù)用戶的需求而更改波形存儲器中的波形數(shù)據(jù)以生成任意波形。相比之下，采用FPGA來自行設(shè)計所需的DDS電路比用專用DDS芯片更具靈活性。因為只要通過改變FPGA內(nèi)部波形存儲器中的波形數(shù)據(jù)，就可以實現(xiàn)任意波形的輸出，這使得用FPGA來實現(xiàn)DDS電路具有很大的靈活性。因為DDS電路是通過FPGA內(nèi)部的邏輯單元設(shè)計完成的，所以實現(xiàn)的功能完全取決于設(shè)計的需求，同時FPGA芯片還支持在系統(tǒng)升級，使得即GA內(nèi)的DDS電路可以根據(jù)需要而進(jìn)一步的得到優(yōu)化，雖然在精度和速度上相比專用DDS芯片略有不足，但是其基本上可以滿足大多數(shù)系統(tǒng)測試的要求。并且將DDS電路嵌入到FPGA內(nèi)部構(gòu)成的系統(tǒng)中，其系統(tǒng)成本并不會增加很多，而專用DDS芯片的價格一般比FPGA高。因此采用FPGA來設(shè)計DDS電路系統(tǒng)不但具有很大的靈活性，也具有較高的性價比。使用FPGA設(shè)計數(shù)字電路系統(tǒng)不但設(shè)計比較方便，而且還可以大大縮減系統(tǒng)的研制周期，縮小數(shù)字電路系統(tǒng)的整體體積和所使用芯片的種類。近年來即GA技術(shù)得到了迅速發(fā)展和廣泛應(yīng)用，其資源容量、工作頻率以及集成度都得到了極大地提高，加上它的靈活性，可編程以及強大的EDA軟件的支持，為實現(xiàn)DDS的數(shù)字電路部分提供了良好的技術(shù)手段。在本文中即是通過在FPGA內(nèi)設(shè)計DDS電路結(jié)構(gòu)，實現(xiàn)任意波形發(fā)生器的硬件系統(tǒng)設(shè)計。 系統(tǒng)總體設(shè)計在硬件設(shè)計中所遵循的原則是:在電路功能實現(xiàn)的前提下，應(yīng)盡量使電路簡化和模塊化。因為硬件復(fù)雜了，不但增加體積和成本，而且也使系統(tǒng)的可靠性和性價比下降。 本設(shè)計遵循這一原則，在功能實現(xiàn)的前提下，盡量簡化硬件電路設(shè)計，并將設(shè)計比較清晰地分成多個模塊。本文設(shè)計的任意波形發(fā)生器硬件總體結(jié)構(gòu)如圖31所示。整個結(jié)構(gòu)框圖主要包括七個部分，當(dāng)外部時鐘加到鎖相環(huán)時，鎖相環(huán)開始工作，鎖相環(huán)輸出穩(wěn)定的時鐘信號，作為分頻器的輸入，然后分頻器開始按照預(yù)置的數(shù)值分頻，輸出一個頻率確定的時鐘信號，這個信號分別作為計數(shù)器，存儲數(shù)據(jù)的ROM和D/A模塊的時鐘信號，來確保他們同步工作，接到這個時鐘后，計數(shù)器開始計數(shù)，并把數(shù)值輸出作為ROM的輸入，與時鐘信號同步讀取ROM中的數(shù)據(jù)，讀取的數(shù)據(jù)輸出之后作為波形選擇器的輸入，波形選擇器通過外部控制鍵來控制輸出哪種波形，確定波形后，輸入到D/A模塊，進(jìn)行數(shù)模轉(zhuǎn)換，然后接到示波器進(jìn)行波形顯示。正弦波數(shù)據(jù)波形數(shù)據(jù)選擇器三角波數(shù)據(jù)D/A 轉(zhuǎn)換 波形數(shù)據(jù)鎖相環(huán)分頻器計數(shù)器鋸齒波數(shù)據(jù)外部時鐘 方波數(shù)據(jù)示波器 圖31任意波形發(fā)生器系統(tǒng)硬件總體結(jié)構(gòu)框圖第四章 基于FPGA和鎖相環(huán)的任意波形發(fā)生器的設(shè)計 FPGA的開發(fā)流程FPGA的開發(fā)流程一般如圖41所示，包括電路設(shè)計、功能仿真、綜合優(yōu)化、綜合后仿真、實現(xiàn)與布局布線、時序仿真與驗證、板級仿真與驗證，以及芯片編程與調(diào)試等主要步驟。設(shè)計驗證設(shè)計輸入綜合行為仿真 設(shè)計實現(xiàn)功能方針靜態(tài)時序仿真反注解時序仿真器件編程電路驗證 圖41 電路的設(shè)計往往由模塊多層次的引用和組合構(gòu)成。層次化、結(jié)構(gòu)化的設(shè)計過程，能使復(fù)雜的系統(tǒng)容易控制和調(diào)試。本實驗采用自頂向下的設(shè)計方法，在Altera公司的QuartusⅡ軟件環(huán)境下用verilog編程語言編寫完成的。采用Altera公司的FPGA芯片EP3C40F48417。 鎖相環(huán)模塊設(shè)計鎖相環(huán)的原理框圖如42所示。鎖相環(huán)由鑒相器、環(huán)路濾波器和壓控振蕩器組成。鑒相器用來鑒別輸入信號Ui與輸出信號Uo之間的相位差 ，并輸出誤差電壓Ud 。Ud 中的噪聲和干擾成分被低通性質(zhì)的環(huán)路濾波器濾除，形成壓控振蕩器（VCO）的控制電壓Uc。Uc作用于壓控振蕩器的結(jié)果是把它的輸出振蕩頻率fo拉向環(huán)路輸入信號頻率fi ，當(dāng)二者相等時，環(huán)路被鎖定 ，稱為入鎖。維持鎖定的直流控制電壓由鑒相器提供，因此鑒相器的兩個輸入信號間留有一定的相位差。壓控振蕩器 VOC環(huán)路濾波器LF鑒相器PD參考頻率源 程序分頻器/M鎖相環(huán)原理圖 42 鎖相環(huán)設(shè)計 鎖相環(huán)在本設(shè)計中有穩(wěn)頻的做用，主要是給分頻器與相位計數(shù)器提供一個穩(wěn)定的時鐘信號，由于在選擇參數(shù)時設(shè)置的分頻比為1：1，它的分頻功能在本設(shè)計中沒有用到。它的模塊如43所示。在QuartusⅡ 中有自帶的鎖相環(huán)模塊，可以直接調(diào)用，不需要再自己編寫程序，在元器件庫中選擇PLL模塊，然后設(shè)置參數(shù)，把輸入的最高頻率設(shè)置成25MHZ，分頻比為1：1，占空比50%，參數(shù)設(shè)置成功后點結(jié)束，所需要的鎖相環(huán)模塊就生成了。從圖中可以看出分頻比為1：1 占空比為50%。所以c0的輸出的最高頻率是25MHZ，并且C0頻率與輸入的CLK頻率是一樣的。時序仿真圖44所示。從仿真圖中可以看出，鎖相環(huán)的功能得到實現(xiàn)，輸出與輸入頻率相同，也是穩(wěn)定的。鎖相環(huán)模塊 圖43鎖相環(huán)仿真圖44 數(shù)字分頻器模塊分頻器本質(zhì)上是由電容器和電感線圈構(gòu)成的LC濾波網(wǎng)絡(luò)，高音通道是高通濾波器，它只讓高頻信號通過而阻此低頻信號；低音通道正好想反，它只讓低音通過而阻此高頻信號；中音通道則是一個帶通濾波器，除了一低一高兩個分頻點之間的頻率可以通過，高頻成份和低頻成份都將被阻止。在實際的分頻器中，有時為了平衡高、低音單元之間的靈敏度差異，還要加入衰減電阻；另外，有些分頻器中還加入了由電阻、電容構(gòu)成的阻抗補償網(wǎng)絡(luò)，其目的是使音箱的阻抗曲線心理平坦一些，以便于功放驅(qū)動。由于現(xiàn)在的音箱幾乎都采用多單元分頻段重放的設(shè)計方式，所以必須有一種裝置，能夠?qū)⒐Ψ潘蛠淼娜l帶音樂信號按需要劃分為高音、低音輸出或者高音、中音、低音輸出，才能跟相應(yīng)的喇叭單元連接，分頻器就是這樣的裝置。如果把全頻帶信號不加分配地直接送入高、中、低音單元中去，在單元頻響范圍之外的那部分 “多余信號”會對正常頻帶內(nèi)的信號還