【文章內(nèi)容簡介】 工作狀態(tài)。 51 芯片的串口可以工作在幾個(gè)不同的工作模式下，其工作模式的 設(shè)置就是使用 SCON 寄存器。它的各個(gè)位的具體定義如下： SM0 SM1 SM2 REN TB8 RB8 TI RI SM0、 SM1 為串行口工作模式設(shè)置位，這樣兩位可以對(duì)應(yīng)進(jìn)行四種模式的設(shè)置。串行口工作模式設(shè)置。 SM0 SM1 模式 功能 波特率 0 0 0 同步移位寄存器 fosc/12 0 1 1 8 位 UART 可變 1 0 2 9 位 UART fosc/32 或 fosc/64 1 1 3 9 位 UART 可變 在這里只說明最常用的模式 1，其它的模式也就一一略過，有興趣的朋友可以找相關(guān)的硬件資料查看。表 中的 fosc 代表振蕩器的頻率，也就是晶振的頻率。 UART 為 (Universal Asynchronous Receiver）的英文縮寫。 SM2 在模式 模式 3 中為多處理機(jī)通信使能位。在模式 0 中要求該位為 0。 REM 為允許接收位， REM 置 1 時(shí)串口允許接收，置 0 時(shí)禁止接收。 REM 是由軟件置位或清零。如果在一個(gè)電路中接收和發(fā)送引腳 , 都和上位機(jī)相連，在軟件上有串口中斷處理程序，當(dāng)要求在處理某個(gè)子程序時(shí)不允許串口被上位機(jī)來的控制字符產(chǎn)生中斷，那么可以在這個(gè)子程序的開始處加入 REM=0 來禁止接收，在子程序結(jié)束處加入 REM=1 再次打開串口接收。大家也可以用上面的實(shí)際源碼加入 REM=0 來進(jìn)行實(shí)驗(yàn)。 TB8 發(fā)送數(shù)據(jù)位 8，在模式 2 和 3 是要發(fā)送的第 9 位。該位可以用軟件根據(jù)需要置位或清除，通常這位在通信協(xié)議中做奇偶位，在多處理機(jī)通信中這一位則用于表示是地址幀還是數(shù)據(jù)幀。 RB8 接收數(shù)據(jù)位 8，在模式 2 和 3 是已接收數(shù)據(jù)的第 9 位。該位可能是奇偶位，地址 /數(shù)據(jù)標(biāo)識(shí)位。在模式 0 中， RB8 為保留位沒有被使用。在模式 1 中，當(dāng) SM2=0， RB8 是 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 12頁 共 50頁 已接收數(shù)據(jù)的停止位。 TI 發(fā)送中 斷標(biāo)識(shí)位。在模式 0，發(fā)送完第 8 位數(shù)據(jù)時(shí)，由硬件置位。其它模式中則是在發(fā)送停止位之初，由硬件置位。 TI 置位后，申請(qǐng)中斷， CPU 響應(yīng)中斷后，發(fā)送下一幀數(shù)據(jù)。在任何模式下， TI 都必須由軟件來清除，也就是說在數(shù)據(jù)寫入到 SBUF 后，硬件發(fā)送數(shù)據(jù)，中斷響應(yīng)（如中斷打開），這時(shí) TI=1，表明發(fā)送已完成， TI 不會(huì)由硬件清除，所以這時(shí)必須用軟件對(duì)其清零。 RI 接收中斷標(biāo)識(shí)位。在模式 0，接收第 8 位結(jié)束時(shí)，由硬件置位。其它模式中則是在接收停止位的半中間，由硬件置位。 RI=1，申請(qǐng)中斷，要求 CPU 取走數(shù)據(jù)。但在模 式 1 中，SM2=1 時(shí)，當(dāng)未收到有效的停止位，則不會(huì)對(duì) RI 置位。同樣 RI 也必須要靠軟件清除。常用的串口模式 1 是傳輸 10 個(gè)位的， 1 位起始位為 0,8 位數(shù)據(jù)位，低位在先， 1 位停止位為1。它的波特率是可變的，其速率是取決于定時(shí)器 1 或定時(shí)器 2 的定時(shí)值（溢出速率）。AT89C51 和 AT89C2051 等 51 系列芯片只有兩個(gè)定時(shí)器，定時(shí)器 0 和定時(shí)器 1，而定時(shí)器2 是 89C52 系列芯片才有的。 波特率在使用串口做通訊時(shí)，一個(gè)很重要的參數(shù)就是波特率，只有上下位機(jī)的波特率一樣時(shí)才可以進(jìn)行正常通訊。波特率 是指串行端口每秒內(nèi)可以傳輸?shù)牟ㄌ匚粩?shù)。有一些初學(xué)的朋友認(rèn)為波特率是指每秒傳輸?shù)淖止?jié)數(shù)，如標(biāo)準(zhǔn) 9600 會(huì)被誤認(rèn)為每秒種可以傳送 9600 個(gè)字節(jié)，而實(shí)際上它是指每秒可以傳送 9600 個(gè)二進(jìn)位，而一個(gè)字節(jié)要 8 個(gè)二進(jìn)位，如用串口模式 1 來傳輸那么加上起始位和停止位，每個(gè)數(shù)據(jù)字節(jié)就要占用 10 個(gè)二進(jìn)位， 9600 波特率用模式 1 傳輸時(shí)，每秒傳輸?shù)淖止?jié)數(shù)是 9600247。10＝ 960 字節(jié)。 51 芯片的串口工作模式 0 的波特率是固定的，為 fosc/12，以一個(gè) 12M 的晶振來計(jì)算，那么它的波特率可以達(dá)到 1M。模式 2 的波特率 是固定在 fosc/64 或 fosc/32，具體用那一種就取決于 PCON 寄存器中的SMOD 位，如 SMOD 為 0，波特率為 focs/64,SMOD 為 1，波特率為 focs/32。模式 1 和模式 3 的波特率是可變的，取決于定時(shí)器 1 或 2（ 52 芯片）的溢出速率。那么我們?cè)趺慈ビ?jì)算這兩個(gè)模 式的波特率設(shè)置時(shí)相關(guān)的寄存器的值呢？可以用以下的公式去計(jì)算。 波特率＝（ 2SMOD247。32） 定時(shí)器 1 溢出速率 上式中如設(shè)置了 PCON 寄存器中的 SMOD 位為 1 時(shí)就可以把波特率提升 2 倍。通常會(huì)使用定時(shí)器 1 工作在定時(shí)器工 作模式 2 下，這時(shí)定時(shí)值中的 TL1 做為計(jì)數(shù)， TH1 做為自動(dòng)重裝值 ，這個(gè)定時(shí)模式下，定時(shí)器溢出后， TH1 的值會(huì)自動(dòng)裝載到 TL1，再次開始計(jì)數(shù)，這樣可以不用軟件去干預(yù)，使得定時(shí)更準(zhǔn)確。在這個(gè)定時(shí)模式 2 下定時(shí)器 1 溢出速率的計(jì)算公式如下： 溢出速率＝（計(jì)數(shù)速率） /(256－ TH1) 上式中的 ―計(jì)數(shù)速率 ‖與所使用的晶體振蕩器頻率有關(guān)，在 51 芯片中定時(shí)器啟動(dòng)后會(huì)在每一個(gè)機(jī)器周期使定時(shí)寄存器 TH 的值增加一，一個(gè)機(jī)器周期等于十二個(gè)振蕩周期，所以可以得知 51 芯片的計(jì)數(shù)速率為晶體振蕩器頻率的 1/12，一個(gè) 12M 的晶振用在 51 芯片上，那么 51 的計(jì)數(shù)速率就為 1M。通常用 晶體是為了得到標(biāo)準(zhǔn)的無誤差的波特率，那么 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 13頁 共 50頁 為何呢？計(jì)算一下就知道了。如我們要得到 9600 的波特率，晶振為 和 12M，定時(shí)器 1 為模式 2， SMOD 設(shè)為 1，分別看看那所要求的 TH1 為何值。代入公式： 9600＝ (2247。32)(()/(256TH1)) TH1＝ 250 12M 9600＝ (2247。32)((12M/12)/(256TH1)) TH1≈ 上面的計(jì) 算可以看出使用 12M 晶體的時(shí)候計(jì)算出來的 TH1 不為整數(shù)，而 TH1 的值只能取整數(shù)，這樣它就會(huì)有一定的誤差存在不能產(chǎn)生精確的 9600 波特率。當(dāng)然一定的誤差是可以在使用中被接受的，就算使用 的晶體振蕩器也會(huì)因晶體本身所存在的誤差使波特率產(chǎn)生誤差，但晶體本身的誤差對(duì)波特率的影響是十分之小的，可以忽略不計(jì)。 (2)AD9833 芯片 AD9833 是 ADI 公司生產(chǎn)的一款低功耗，可編程波形發(fā)生器，能夠產(chǎn)生正弦波、三角波、方波輸出。波形發(fā)生器廣泛應(yīng)用于各種測(cè)量、激勵(lì)和時(shí)域響應(yīng)領(lǐng)域， AD9833 無需外接 元件，輸出頻率和相位都可通過軟件編程，易于調(diào)節(jié)，頻率寄存器是 28 位的，主頻時(shí)鐘為 25MHz 時(shí)，精度為 ，主頻時(shí)鐘為 1MHz 時(shí)，精度可以達(dá)到 。 可以通過 3 個(gè)串行接口將數(shù)據(jù)寫入 AD9833，這 3 個(gè)串口的最高工作頻率可以達(dá)到 40MHz，易于與 DSP 和各種主流微控制器兼容。 AD9833 的工作電壓范圍為 － 。 AD9833 還具有休眠功能，可使沒被使用的部分休眠，減少該部分的電流損耗，例如，若利用AD9833 輸出作為時(shí)鐘源，就可以讓 DAC 休眠，以減小功耗，該電路采用 10 引腳 MSOP 型表面貼片封裝，體積很小 。 AD9833 的主要特點(diǎn)如下： 頻率和相位可數(shù)字編程； 工作電壓為 3V 時(shí)，功耗僅為 20mW； 輸出頻率范圍為 0MHz－ ； 頻率寄存器為 28 位（在 25MHz 的參考時(shí)鐘下，精度為 ）； 可選擇正弦波、三角波、方波輸出； 無需外界元件； 3 線 SPI 接口； 溫度范圍為－ 40℃ －＋ 105℃ 。 AD9833 的電路結(jié)構(gòu) AD9833 是一塊完全集成的 DDS（ Direct Digital Frequency Synthesis）電路，僅需要 1 個(gè)外部參考時(shí)鐘、 1 個(gè)低精度電阻器和一個(gè)解耦電容器就能產(chǎn)生高達(dá) 的正弦波。除了產(chǎn)生射頻信號(hào) 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 14頁 共 50頁 外，該電路還廣泛應(yīng)外于各種調(diào)制解調(diào)方案。這些方案全都用在數(shù)字領(lǐng)域，采用 DSP 技術(shù)能夠把復(fù)雜的調(diào)制解調(diào)算法簡化，而且很精確。 AD9833 的內(nèi)部電路主要有數(shù)控振蕩器（ NCO）、頻率和相位調(diào)節(jié)器、 Sine ROM、數(shù)模轉(zhuǎn)換器（ DAC）、電壓調(diào)整器 AD933 的核心是 28 位的相位累加器，它由加法器和相位寄存器組成，每來 1 個(gè)時(shí)鐘，相位寄存器以步長增加，相位寄存器的輸出與相位控制字相加后輸入到正弦查詢表地址中。正弦查詢表包含 1 個(gè)周期正 弦波的數(shù)字幅度信息，每個(gè)地址對(duì)應(yīng)正弦波中 0176。－ 360176。范圍內(nèi)的 1 個(gè)相位點(diǎn)。查詢表把輸入的地址相位信息映射成正弦波幅度的數(shù)字量信號(hào)，去 DAC 輸出模擬量，相位寄存器每經(jīng)過228/M 個(gè) MCLK 時(shí)鐘后回到初始狀態(tài)，相應(yīng)地正弦查詢表經(jīng)過一個(gè)循環(huán)回到初始位置，這樣就輸出了一個(gè)正弦波。輸出正弦波頻率為： fOUT＝ M（ fMCLK/228） （ 1） 其中， M 為頻率控制字，由外部編程給定，其范圍為 0≤M≤228－ 1。 VDD 引腳為 AD9833 的 模擬部分和數(shù)字部分供電，供電電壓為 － 。 AD9833 內(nèi)部數(shù)字電路工作電壓為 ，其板上的電壓調(diào)節(jié)器可以從 VDD 產(chǎn)生 穩(wěn)定電壓，注意：若 VDD 小于等于 ，引腳 CAP/ 應(yīng)直接連接至 VDD。 基于 DDS 的函數(shù)信號(hào)發(fā)生器的系統(tǒng)原理圖如圖 所示。 圖 基于 DDS 的函數(shù)信號(hào)發(fā)生器的系統(tǒng)原理圖 DDS 技術(shù)頻率分辨率高、轉(zhuǎn)換速度快、信號(hào)純度高、相位可控、輸出信號(hào)無電流脈沖疊加、輸出可平穩(wěn)過渡且相位可保持連續(xù)變化。 AD9833 的功能描述 AD9833 有 3 根串行接口線，與 SPI、 QSPI、 MI－ CROWIRE 和 DSP 接口標(biāo)準(zhǔn)兼容，在串口時(shí)鐘 SCLK 的作用下，數(shù)據(jù)是以 16 位的方式加載到設(shè)備上，時(shí)序圖如圖 3 所示， FSYNC 引腳是使能引腳，電平觸發(fā)方式，低電平有效。進(jìn)行串行數(shù)據(jù)傳輸時(shí)， FSYNC 引腳必須置低，要注意 FSYNC有效到 SCLK 下降沿的建立時(shí)間 t7 的最小值。 FSYNC 置低后，在 16 個(gè) SCLK 的下降沿?cái)?shù)據(jù)被送到AD9833 的輸入移位寄存器，在第 16 個(gè) SCLK 的下降沿 FSYNC 可以被置高，但要注意在 SCLK 下降沿到 FSYNC 上 升沿的數(shù)據(jù)保持時(shí)間 ts 的最小和最大值。當(dāng)然，也可以在 FSYNC 為低電平的時(shí)候，連續(xù)加載多個(gè) 16 位數(shù)據(jù)，僅在最后一個(gè)數(shù)據(jù)的第 16 個(gè) SCLK 的下降沿的時(shí)將 FSYNC 置高，F(xiàn)c Fo K 參考頻率源 A 位相位 累加器 波形 ROM D/A 轉(zhuǎn)換器 低通 濾波器 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 15頁 共 50頁 最后要注意的是，寫數(shù)據(jù)時(shí) SCLK 時(shí)鐘為高低電平脈沖，但是，在 FSYNC 剛開始變?yōu)榈蜁r(shí)，（即將開始寫數(shù)據(jù)時(shí)）， SCLK 必須為高電平（注意 t11 這個(gè)參數(shù)）。 當(dāng) AD9833 初始化時(shí)，為了避免 DAC 產(chǎn)生虛假輸出， RESET 必須置為 1（ RESET 不會(huì)復(fù)位頻率、相位和控制寄存器），直到配置完畢，需要輸出時(shí)才將 RESET 置為 0； RESET 為 0 后的 8－ 9個(gè) MCLK 時(shí)鐘周期可在 DAC 的輸出端觀察到波形。 AD9833 寫入數(shù)據(jù)到輸出端得到響應(yīng)，中間有一定的響應(yīng)時(shí)間，每次給頻率或相位寄存器加載新的數(shù)據(jù)，都會(huì)有 7－ 8 個(gè) MCLK 時(shí)鐘周期的延時(shí)之后，輸出端的波形才會(huì)產(chǎn)生改變，有 1 個(gè) MCLK時(shí)鐘周期的不確定性，因?yàn)閿?shù)據(jù)加載到目的寄存器時(shí)， MCLK 的上升沿位置不確定。 a AD9833 的引腳功能 AD9833 引腳排列如圖 所示 。 圖 AD9833 引腳排列 各個(gè)引腳的功能描述見表 表 引腳的功能描述 引腳號(hào) 符號(hào) 功能說明 1 COMP DAC 偏移引腳，用來為 DAC偏移解耦 2 VDD 電源電壓 3 CAP/ 數(shù)字電路電源端 4 DGND 數(shù)字池 5 MCLK 主頻數(shù)字時(shí)鐘輸入端 6 SDATA 串行數(shù)據(jù)輸入 7 SCLK 串行時(shí)鐘輸入 8 FSYNC 控制輸入低電平有效 9 AGND 模擬地 10 VOUT 輸出頻率 b AD9833 的內(nèi)部寄存器功能 AD9833 內(nèi)部有 5 個(gè)可編程寄存器，其中包括 3 個(gè) 16 位控制寄存器， 2 個(gè) 28 位頻率寄存器和 2個(gè) 12 位相位寄存器。 c 控制寄存器