【正文】 FPGA工藝的發(fā)展同樣遵循摩爾定律，因此在越來越多的圖像采集和處理系統(tǒng)中，越來越多的FPGA芯片得到廣泛的應(yīng)用，基于FPGA核心的處理系統(tǒng)以更具吸引力的低成本的優(yōu)勢(shì)實(shí)現(xiàn)了傳統(tǒng)DSP系統(tǒng)所實(shí)現(xiàn)的相同功能以及性能。基于FPGA的算法往往具有專用集成芯片的運(yùn)算處理速度，可以滿足高速圖像進(jìn)行處理的需要。相比而言，F(xiàn)PGA芯片可以通過定制調(diào)整提供最具實(shí)用價(jià)值且性能高、效率高的產(chǎn)品。但是，這些器件往往存在較低的靈活度，反而使其局限于非常有限的領(lǐng)域，因此，鑒于FPGA芯片與ASIC芯片相比的很大的優(yōu)越性，從而基于FPGA的應(yīng)用方案得到了廣泛的應(yīng)用與發(fā)展。然而，可編程邏輯器件FPGA允許系統(tǒng)設(shè)計(jì)人運(yùn)用并行處理的技術(shù)方式來實(shí)現(xiàn)圖像信號(hào)采集及處理分析的算法，并且僅僅需要單個(gè)的邏輯器件就能實(shí)現(xiàn)設(shè)計(jì)所要求的性能。諾曼結(jié)構(gòu)，共享程序和數(shù)據(jù)總線；特殊尋址單元，DSP地址發(fā)生器，在平行的ALU操作，地址運(yùn)算不額外占用CPU時(shí)間，內(nèi)存，存儲(chǔ)；放電參數(shù)和數(shù)據(jù)，解決競(jìng)爭(zhēng)和訪問外部?jī)?nèi)存總線速度不匹配的問題，訪問速度，緩解了DSP數(shù)據(jù)瓶頸；流水處理，即對(duì)多個(gè)不同的操作進(jìn)行重疊的執(zhí)行，從而提高了DSP程序的運(yùn)行效率。DSP作為數(shù)據(jù)信號(hào)處理的主要芯片，是由通用CPU發(fā)展而來的，但是DSP提高了硬件的結(jié)構(gòu)的發(fā)展和指令集結(jié)構(gòu)發(fā)展。CCD攝像頭固定于傳送帶的正上方，照射光源置于傳送帶的上方，把光學(xué)傳感器置于攝像頭正下方的傳送帶旁，來用于檢測(cè)攝像頭正下方是否存在瓶蓋以及瓶蓋的位置，當(dāng)光學(xué)傳感器的檢測(cè)信號(hào)觸發(fā)攝像頭，并采集位于其正下方的傳送帶上的瓶蓋的圖像，通過以太網(wǎng)接口將采集到的圖像數(shù)據(jù)傳送到計(jì)算機(jī)內(nèi)，計(jì)算機(jī)則進(jìn)行瓶蓋表面的圖像數(shù)據(jù)分析處理，如若遇到有瑕疵的瓶蓋產(chǎn)品，計(jì)算機(jī)將記錄的信號(hào)數(shù)據(jù)傳輸給信號(hào)處理卡，信號(hào)處理卡即作出相應(yīng)的信號(hào)輸出，即控制流水線上的剔除裝置，將有瑕疵的瓶蓋剔除。 研究背景 目前大多數(shù)瓶蓋生產(chǎn)企業(yè)采用人工進(jìn)行旋冠蓋的質(zhì)量檢測(cè)。而對(duì)產(chǎn)品的質(zhì)量更加有效以及快速的實(shí)時(shí)檢測(cè)成為一個(gè)重要的研究課題。傳統(tǒng)檢測(cè)是檢測(cè)人員通過肉眼來進(jìn)行篩別，但是這種檢測(cè)方法存在著許多不足：（1）檢測(cè)結(jié)果容易受到檢測(cè)人員的主觀因素影響；（2）檢測(cè)效率比較低；（3）微小缺陷不易查別；（4）檢測(cè)標(biāo)準(zhǔn)不一致；（5）對(duì)瓶蓋產(chǎn)品造成二次傷害； 本課題針對(duì)旋蓋生產(chǎn)中的旋蓋缺陷檢測(cè)進(jìn)行了研究，該旋蓋缺陷視覺檢測(cè)系統(tǒng)，可對(duì)流水線生產(chǎn)旋蓋進(jìn)行缺陷檢測(cè)，該系統(tǒng)可選擇缺陷類型并對(duì)其檢測(cè)標(biāo)準(zhǔn)進(jìn)行參數(shù)設(shè)定，在硬件上選用穩(wěn)定的LED光源照射以及地變形率的百萬像素彩色工業(yè)攝像頭，對(duì)待檢測(cè)產(chǎn)品進(jìn)行圖像采集，并與檢測(cè)標(biāo)準(zhǔn)圖相對(duì)比判別是否為缺陷產(chǎn)品，并挑選、剔除不良產(chǎn)品。人工費(fèi)用越來越貴已經(jīng)是不爭(zhēng)事實(shí)，采用本系統(tǒng)能有效減少質(zhì)檢人工，保持檢測(cè)的高效準(zhǔn)確。另外，本系統(tǒng)能有效降低由于環(huán)境或者其他因素導(dǎo)致的亮度、對(duì)比度以及質(zhì)量等圖像變化的影響，可以實(shí)現(xiàn)實(shí)時(shí)瓶蓋質(zhì)量的高速在線檢測(cè)，以及對(duì)于瓶蓋良品、不良品的統(tǒng)計(jì)。DSP芯片在數(shù)字信號(hào)處理濾波器，卷積和FFT重復(fù)的乘法和加法運(yùn)算方面做的較好。 基于FPGA圖像采集與處理系統(tǒng)的核心器件，與傳統(tǒng)的DSP圖像采集處理系統(tǒng)進(jìn)行比較的基礎(chǔ)上，結(jié)合FPGA和DSP的硬件結(jié)構(gòu)特點(diǎn)，都具有各自的應(yīng)用領(lǐng)域?；贒SP的處理方案采用的是DSP處理器擁有高度的流水線化的并行處理方式，在特定算法上處理速度會(huì)很快，但是其優(yōu)化運(yùn)算固定且有限，并且指令執(zhí)行的順序性不能為許多算法提供設(shè)計(jì)要求所需的高性能。尤其在需要處理高分辨率系統(tǒng)設(shè)計(jì)中，基于處理器的解決方案受到的限制特別明顯。其設(shè)計(jì)人員可在適當(dāng)?shù)姆秶退俾手g進(jìn)行適當(dāng)?shù)目紤]，從而可以通過比DSP時(shí)鐘低很多的速率來實(shí)現(xiàn)設(shè)計(jì)期望所指定的功能。由于FPGA系統(tǒng)現(xiàn)場(chǎng)可編程，使檢測(cè)系統(tǒng)具有良好的靈活性，滿足不同的檢測(cè)需求。 因此，結(jié)合當(dāng)前圖像采集處理系統(tǒng)的現(xiàn)狀，針對(duì)旋蓋生產(chǎn)過程中檢測(cè)過程的特點(diǎn)，我們采用FPGA芯片作為核心器件來代替DSP芯片或者ASIC芯片來實(shí)現(xiàn)圖像采集處理以及進(jìn)行在線檢測(cè)，研發(fā)出基于FPGA的旋蓋表面缺陷在線視覺檢測(cè)系統(tǒng)。攝像頭固定在傳送帶的正上方，光源置于傳送帶的上方，光學(xué)傳感器置于攝像頭正下方的傳送帶旁，用于檢測(cè)攝像頭正下方是否存在瓶蓋，由光學(xué)傳感器的檢測(cè)信號(hào)觸發(fā)攝像頭采集位于其正下方的傳送帶上的瓶蓋的圖像，所采集的瓶蓋圖像被送入計(jì)算機(jī)內(nèi)。在工業(yè)運(yùn)用上，可以將圖像采集后得到的圖像數(shù)據(jù)直接傳輸?shù)剿罱ǖ腇PGA硬件系統(tǒng)上進(jìn)行圖像數(shù)據(jù)處理。 圖22 FPGA硬件模塊內(nèi)部實(shí)現(xiàn)框架圖 編碼模塊實(shí)現(xiàn)該系統(tǒng)采用增量式旋轉(zhuǎn)編碼器來檢測(cè)傳輸帶上蓋子的位置，該編碼器通過處理內(nèi)部接受管轉(zhuǎn)化其角度碼盤的時(shí)序和相位關(guān)系，得到其角度碼盤角度位移量增加（正方向）或減少（負(fù)方向）。 如圖23所示。該模塊具體通過利用FPGA在信號(hào)異步輸入，同步輸出的方法進(jìn)行了信號(hào)的抗干擾擾。也就是說一塊CCD上包含的像素?cái)?shù)越多，其提供的畫面分辨率也就越高，圖像的質(zhì)量也就越高。CCD作為一種光數(shù)轉(zhuǎn)化的半導(dǎo)體元件，當(dāng)前在工業(yè)檢測(cè)領(lǐng)域，CCD相機(jī)得到了廣泛的應(yīng)用。 圖24 CCD相機(jī)現(xiàn)在來具體分析一下該相機(jī)如何得到具體參數(shù)信息。在本系統(tǒng)中對(duì)瓶蓋進(jìn)行光照分為兩種，在對(duì)瓶蓋的印刷面進(jìn)行光照的光源為L(zhǎng)ED環(huán)光照射，而在對(duì)瓶蓋注膠面的光源為球積分光源，所以，相機(jī)的成像比較良好更有利于進(jìn)行圖像數(shù)據(jù)的分析。熒光燈光譜的分布存在問題，可產(chǎn)生較穩(wěn)定的照度場(chǎng)。(4)價(jià)格合理，體積小，重量輕，使用壽命長(zhǎng)，并且產(chǎn)生熱量少，在機(jī)器視覺中應(yīng)用廣泛。光照均勻：LED無影燈是360176。亮度可調(diào)：0100%線性亮度調(diào)節(jié),達(dá)到最佳視覺效果同時(shí)也減輕作業(yè)疲勞。第3章 系統(tǒng)軟件結(jié)構(gòu)設(shè)計(jì)該系統(tǒng)大體可以分為以下的幾個(gè)模塊:（1）圖像采集模塊；（2）通信模塊；（3）算法模塊；（4）控制模塊；（5）存儲(chǔ)器模塊。其中相機(jī)與計(jì)算機(jī)之間的通信是通過以太網(wǎng)協(xié)議來進(jìn)行的通信的，該系統(tǒng)在FPGA和上位機(jī)通信方面采用的是RS232通信協(xié)議，當(dāng)通過RS232通信協(xié)議數(shù)據(jù)傳輸時(shí)，其數(shù)據(jù)格式為一位起始位、八位數(shù)據(jù)位以及一位停止位，進(jìn)行通信的接口則使用FPGA開發(fā)板上的簡(jiǎn)單串口就可以完成設(shè)計(jì)要求。顯而易見，以太網(wǎng)的速率要比傳統(tǒng)現(xiàn)場(chǎng)總線要快的多，也就是說完全可以滿足工業(yè)控制網(wǎng)絡(luò)不斷增長(zhǎng)的帶寬要求。當(dāng)一個(gè)8位數(shù)據(jù)在發(fā)送的過程中，busy信號(hào)即為有效，此時(shí)的TxD_start信號(hào)則被忽略掉。為了保證任意一個(gè)開始位被檢測(cè)到，系統(tǒng)所采用的過采樣。 3) 異步數(shù)據(jù)傳輸?shù)乃俾?異步數(shù)據(jù)傳輸?shù)乃俾逝c傳輸?shù)牟ㄌ芈视泻艽箨P(guān)系。我們采用FPGA的開板上50M晶振，所以要實(shí)現(xiàn)以上介紹的幾種波特率并非輕而易舉。該模塊采用Verilog HDL語言實(shí)現(xiàn)了一個(gè)片內(nèi)的8位RAM，可存儲(chǔ)40%個(gè)單元。 控制模塊控制模塊CA(Control automation)處于頂層模塊，它所負(fù)責(zé)的是對(duì)整個(gè)FPGA模塊處理流程的控制執(zhí)行，在該系統(tǒng)中控制模塊的功能主要在于對(duì)各路所采集到