【正文】 計(jì)數(shù)起點(diǎn)為任意設(shè)定，可實(shí)現(xiàn)多圈無(wú)限累加和測(cè)量。編碼器軸轉(zhuǎn)一圈會(huì)輸出固定的脈沖，脈沖數(shù)由編碼器光柵的線(xiàn)數(shù)決定。需要提高分辯率時(shí)，可利用 90 度相位差的 A、B 兩路信號(hào)進(jìn)行倍頻或更換高分辯率編碼器。該模塊的作用為通過(guò)徘徊計(jì)數(shù)器對(duì)輸入信號(hào)進(jìn)行計(jì)數(shù)，當(dāng)計(jì)數(shù)超過(guò)10次，輸出才變化。輸入信號(hào)檢測(cè)周期由iClk1控制。該模塊能有效濾除輸入信號(hào)中的干擾。 抗干擾模塊代碼設(shè)計(jì)為：Module PreventShake（ 時(shí)鐘信號(hào) iClk1。 時(shí)鐘信號(hào) iClk； 輸入信號(hào)iport。 輸出信號(hào)oport。 ）；always@(時(shí)鐘信號(hào)iClk) { 初始化信號(hào)； 輸入信號(hào)iport。 設(shè)置信號(hào)檢測(cè)周期iClk1。//計(jì)數(shù)超過(guò)10，輸出信號(hào)有變化。 輸入信號(hào)消抖濾波；//對(duì)信號(hào)進(jìn)行周期性的檢測(cè)，防止輸入信號(hào)誤觸發(fā)。 輸出經(jīng)過(guò)濾波的信號(hào)oport。 }Endmodule 其仿真效果如圖51所示。圖51 抗干擾時(shí)序仿真在圖51中，進(jìn)行了信號(hào)檢測(cè)抗干擾的仿真，其中設(shè)置iClk為50MHZ即時(shí)鐘周期為10ns，而設(shè)置iClk1的檢測(cè)信號(hào)時(shí)鐘周期為200ns，通過(guò)設(shè)置iport信號(hào)的頻率可以測(cè)試出當(dāng)計(jì)數(shù)超過(guò)10次輸出信號(hào)才會(huì)有脈沖輸出，當(dāng)設(shè)置iport信號(hào)頻率使得計(jì)數(shù)小于10的時(shí)候，oport信號(hào)沒(méi)有脈沖輸出。充分證明了該模塊的功能達(dá)到了設(shè)計(jì)的要求。 缺陷檢測(cè)仿真該系統(tǒng)可以通過(guò)對(duì)缺陷檢測(cè)系統(tǒng)的操作界面進(jìn)行參數(shù)的設(shè)置，來(lái)制定剔除標(biāo)準(zhǔn)。如圖52所示，為主要的參數(shù)設(shè)置界面。 圖52 系統(tǒng)參數(shù)設(shè)置界面在該界面可以進(jìn)行一種或多種缺陷類(lèi)型的設(shè)定，包括對(duì)注膠面、蓋爪、印刷面等等的缺陷的標(biāo)準(zhǔn)設(shè)定。如圖53為系統(tǒng)實(shí)時(shí)進(jìn)行對(duì)流水線(xiàn)上的旋蓋注膠面和印刷面的檢測(cè)參數(shù)設(shè)定。 如圖53 實(shí)時(shí)檢測(cè)旋蓋注膠面和印刷面的缺陷在圖53中，左邊為進(jìn)行注膠面的測(cè)試圖，右側(cè)為對(duì)印刷面的實(shí)時(shí)檢測(cè)圖，同時(shí)可以對(duì)注膠面和印刷面的缺陷檢測(cè)進(jìn)行參數(shù)修改，并實(shí)時(shí)觀(guān)察修改后的參數(shù)標(biāo)準(zhǔn)所檢測(cè)的結(jié)果。如圖54,55分別為該系統(tǒng)對(duì)注膠面和印刷面進(jìn)行參數(shù)修改產(chǎn)生的檢測(cè)結(jié)果。圖54 注膠面檢測(cè)參數(shù)修改實(shí)時(shí)觀(guān)測(cè)圖圖55 印刷面檢測(cè)參數(shù)修改實(shí)時(shí)觀(guān)測(cè)圖本章通過(guò)對(duì)FPGA模塊中的編碼模塊和抗干擾模塊進(jìn)行仿真，達(dá)到了預(yù)期的設(shè)計(jì)效果，能夠準(zhǔn)確的獲取旋蓋在傳送帶上的坐標(biāo)信息并對(duì)多路信號(hào)進(jìn)行抗干擾處理，能過(guò)得到較為準(zhǔn)確的檢測(cè)信號(hào)。本章還進(jìn)行了系統(tǒng)的操作界面進(jìn)行了檢測(cè)測(cè)試，通過(guò)修改檢測(cè)參數(shù)，來(lái)確定旋蓋的剔除標(biāo)準(zhǔn)，并在流水線(xiàn)上進(jìn)行了實(shí)物檢測(cè)，%的檢出率，基本實(shí)現(xiàn)了設(shè)計(jì)要求。第6章 總結(jié)與展望 總結(jié) 本文首先介紹了FPGA的發(fā)展現(xiàn)狀，并且分析了FPGA作為主要的數(shù)據(jù)分析處理的硬件的優(yōu)勢(shì)與特點(diǎn)，提出了基于FPGA的旋蓋表面缺陷的在線(xiàn)檢測(cè)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。并且結(jié)合實(shí)時(shí)圖像處理系統(tǒng)的特點(diǎn)和FPGA應(yīng)用技術(shù)，我們根據(jù)實(shí)時(shí)圖像處理系統(tǒng)的設(shè)計(jì)要求，主要就工業(yè)實(shí)時(shí)圖像表面缺陷檢測(cè)處理系統(tǒng)的開(kāi)發(fā)過(guò)程進(jìn)行了論述，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的旋蓋表面缺陷檢測(cè)系統(tǒng)。歸納起來(lái)，本文完成的主要工作有:(1) 查閱了大量的有關(guān)文獻(xiàn)文獻(xiàn)，同時(shí)了解實(shí)時(shí)圖像處理系統(tǒng)的技術(shù)原理以及缺陷檢測(cè)的具體實(shí)現(xiàn)方法，據(jù)此設(shè)計(jì)了適合本系統(tǒng)的基于FPGA的表面缺陷實(shí)時(shí)檢測(cè)處理系統(tǒng)的整體設(shè)計(jì)方案以及對(duì)硬件的選取。(2) 對(duì)Altera公司的FPGA芯片的邏輯結(jié)構(gòu)、FPGA開(kāi)發(fā)流程以及相關(guān)開(kāi)發(fā)仿真工具進(jìn)行學(xué)習(xí)以及使用，并且利用硬件描述語(yǔ)言來(lái)進(jìn)行設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)功能。(3) 對(duì)整個(gè)缺陷檢測(cè)系統(tǒng)進(jìn)行了模塊化劃分，以及對(duì)系統(tǒng)的方案實(shí)施采取了較為優(yōu)秀的軟硬件支持，并采用硬件描述語(yǔ)言對(duì)編碼模塊和抗干擾模塊的編程實(shí)現(xiàn)。并集合優(yōu)秀的軟件設(shè)計(jì)工具對(duì)系統(tǒng)的操作界面進(jìn)行了編寫(xiě)、調(diào)試。 展望本系統(tǒng)完成了對(duì)瓶蓋表面缺陷的實(shí)時(shí)檢測(cè)，使用較為先進(jìn)的圖像處理技術(shù)以及缺陷檢測(cè)方法，達(dá)到了設(shè)計(jì)初期所要求的功能與實(shí)現(xiàn)。但是系統(tǒng)還有一些不足之處，我們還需要從以下幾個(gè)方而進(jìn)行改進(jìn): (1) 本文所研究的瓶蓋缺陷檢測(cè)系統(tǒng)對(duì)于瓶蓋側(cè)面以及瓶蓋內(nèi)側(cè)無(wú)法做到有效的檢測(cè)，并不能對(duì)瓶蓋進(jìn)行無(wú)死角的檢測(cè)，而僅局限于檢測(cè)瓶蓋注膠面和瓶蓋印刷面的檢測(cè)，所以，我們可以從這個(gè)方面在進(jìn)行研究，升級(jí)系統(tǒng)的軟硬件，以達(dá)到對(duì)瓶蓋的全面檢測(cè)。 （2） 在系統(tǒng)的實(shí)現(xiàn)過(guò)程中，F(xiàn)PGA方面的時(shí)序還可以得到更大的優(yōu)化，另外FPGA的設(shè)計(jì)技巧也不夠嫻熟，可以從這方面著手來(lái)設(shè)計(jì)系統(tǒng)。 （3）在系統(tǒng)的硬件安裝過(guò)程中我們發(fā)現(xiàn)攝像機(jī)的固定與拆卸比較麻煩，所以可以根據(jù)具體情況對(duì)相機(jī)采用導(dǎo)軌式安裝，這樣可以方便相機(jī)的移動(dòng)和鏡頭的調(diào)整。 （4）在發(fā)現(xiàn)對(duì)瓶蓋注膠面的檢測(cè)時(shí)，需要對(duì)其進(jìn)行確定中心點(diǎn)的算法檢測(cè)，可以在瓶蓋注膠的同時(shí)在其中心打上標(biāo)志，這樣可以加快確定旋蓋中心，以進(jìn)行其他方面的檢測(cè)。參考文獻(xiàn)[1] ：.[2]廖義奎. ARM與FPGA綜合設(shè)計(jì)及應(yīng)用. 北京:,4.[3]羅苑棠. CPLD/FPGA常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例精講. 北京:電子工業(yè)出版,5.[4]賈方慶. 基于機(jī)器視覺(jué)的帶鋼表面缺陷檢測(cè)系統(tǒng)研究.[D].,4.[5]潘松，黃繼業(yè). EDA技術(shù)與VHDL[M]. 北京：清華大學(xué)初版社. 2007,5.[6]嚴(yán)蔚敏, [M].北京:清華大學(xué)出版社. 2007,3.[7]袁文波，張皓，唐鎮(zhèn)中. FPGA應(yīng)用開(kāi)發(fā)從實(shí)踐到提高[M]. 中國(guó)電力出版社. 2007,6.[8]楊飛. 視頻檢測(cè)中FPGA圖像采集預(yù)處理系統(tǒng)設(shè)計(jì)：[碩士學(xué)位論文][M]. 南京：河海大學(xué)2006[9]徐志軍，徐光輝. CPLD/FPGA的開(kāi)發(fā)與應(yīng)用[M]. 北京：電子工業(yè)出版社.2002,5.[10]趙俊超. 集成電路設(shè)計(jì)VHDL教程[M]．北京：北京希望電子出版社. .[11]王鵬. 基于機(jī)器視覺(jué)的鋼球表面缺陷檢測(cè)系統(tǒng).[D].,3.[12]張壓平，賀占莊. 基于FPGA的VGA顯示模塊設(shè)計(jì)[J]. 計(jì)算機(jī)技術(shù)與發(fā)展.2007，17（6）.[13].[D].,5.[14]潘明，黃繼業(yè)，：清華大學(xué)出版社，2011.[15]郭平. ,6.[16]:清華大學(xué)出版社，1999.[17]姚天任，:華中理工大學(xué)出版社，1999.[18]:北京理工大學(xué)出版社，1998.30 [19]劉煥軍，王耀南， , 1.[20]沙吉樂(lè)，曲興華，[[J].集成電 路應(yīng)用，2000(9).[21]趙忠旭，沈蘭蓀，1998 17卷第6期.[22]，1995 , .