【摘要】基于FPGA的FSK調(diào)制解調(diào)設(shè)計(jì)畢業(yè)設(shè)計(jì)(論文)摘要FPGA是現(xiàn)場(chǎng)可編程門陣列FieldProgrammableGateArray的簡稱。它具有可編程邏輯器件現(xiàn)場(chǎng)可編程的靈活性,又有門陳列器件功能強(qiáng)、高集成度和高速度的優(yōu)點(diǎn),因此已在現(xiàn)代通信系統(tǒng)設(shè)計(jì)中被越來越廣泛的應(yīng)用。VHDL
2024-11-29 11:07
【摘要】基于FPGA的自動(dòng)打鈴器的設(shè)計(jì)學(xué)院電子工程學(xué)院學(xué)號(hào)11111010103班級(jí)A1121班
2025-08-18 15:33
【摘要】摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字時(shí)鐘,具有時(shí)、分、秒計(jì)數(shù)顯示功能,以24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能。本設(shè)計(jì)采用EDA技術(shù),以硬件描述語言VerilogHDL為系統(tǒng)邏輯描述語言設(shè)計(jì)文件,在QUARTUSII工具軟件環(huán)境下,采用自頂向下的設(shè)計(jì)方法,由各個(gè)基本模塊共同構(gòu)建了一個(gè)基于FPGA的數(shù)字鐘。系統(tǒng)由時(shí)鐘模塊、控制模塊、計(jì)時(shí)模塊、
2025-02-26 09:22