【正文】 ?；贒SP的處理方案采用的是DSP處理器擁有高度的流水線化的并行處理方式，在特定算法上處理速度會(huì)很快，但是其優(yōu)化運(yùn)算固定且有限，并且指令執(zhí)行的順序性不能為許多算法提供設(shè)計(jì)要求所需的高性能。其設(shè)計(jì)人員可在適當(dāng)?shù)姆秶退俾手g進(jìn)行適當(dāng)?shù)目紤]，從而可以通過比DSP時(shí)鐘低很多的速率來實(shí)現(xiàn)設(shè)計(jì)期望所指定的功能。 因此，結(jié)合當(dāng)前圖像采集處理系統(tǒng)的現(xiàn)狀，針對(duì)旋蓋生產(chǎn)過程中檢測(cè)過程的特點(diǎn)，我們采用FPGA芯片作為核心器件來代替DSP芯片或者ASIC芯片來實(shí)現(xiàn)圖像采集處理以及進(jìn)行在線檢測(cè)，研發(fā)出基于FPGA的旋蓋表面缺陷在線視覺檢測(cè)系統(tǒng)。在工業(yè)運(yùn)用上，可以將圖像采集后得到的圖像數(shù)據(jù)直接傳輸?shù)剿罱ǖ腇PGA硬件系統(tǒng)上進(jìn)行圖像數(shù)據(jù)處理。 如圖23所示。也就是說一塊CCD上包含的像素?cái)?shù)越多，其提供的畫面分辨率也就越高，圖像的質(zhì)量也就越高。 圖24 CCD相機(jī)現(xiàn)在來具體分析一下該相機(jī)如何得到具體參數(shù)信息。熒光燈光譜的分布存在問題，可產(chǎn)生較穩(wěn)定的照度場(chǎng)。光照均勻：LED無影燈是360176。第3章 系統(tǒng)軟件結(jié)構(gòu)設(shè)計(jì)該系統(tǒng)大體可以分為以下的幾個(gè)模塊:（1）圖像采集模塊；（2）通信模塊；（3）算法模塊；（4）控制模塊；（5）存儲(chǔ)器模塊。顯而易見，以太網(wǎng)的速率要比傳統(tǒng)現(xiàn)場(chǎng)總線要快的多，也就是說完全可以滿足工業(yè)控制網(wǎng)絡(luò)不斷增長(zhǎng)的帶寬要求。為了保證任意一個(gè)開始位被檢測(cè)到，系統(tǒng)所采用的過采樣。我們采用FPGA的開板上50M晶振，所以要實(shí)現(xiàn)以上介紹的幾種波特率并非輕而易舉。 控制模塊控制模塊CA(Control automation)處于頂層模塊，它所負(fù)責(zé)的是對(duì)整個(gè)FPGA模塊處理流程的控制執(zhí)行，在該系統(tǒng)中控制模塊的功能主要在于對(duì)各路所采集到的信號(hào)進(jìn)行判斷并作出相應(yīng)的動(dòng)作。 旋蓋位置檢測(cè)由于旋蓋流入傳送帶的速度以及位置遠(yuǎn)近不同，所以我們要對(duì)傳送帶上的旋蓋位置進(jìn)行確定，攝像頭固定在傳送帶的正上方，光源置于傳送帶的上方，光學(xué)傳感器置于攝像頭正下方的傳送帶旁，用于檢測(cè)攝像頭正下方是否存在瓶蓋，由光學(xué)傳感器的檢測(cè)信號(hào)觸發(fā)攝像頭采集位于其正下方的傳送帶上的瓶蓋的圖像。由于物體的邊緣是由灰度不連續(xù)性所導(dǎo)致的的。、135176。由此看來，其圖像矩陣數(shù)據(jù)類型一般為8位無符號(hào)整數(shù)的（int8），這就是人們經(jīng)常提到的256灰度圖像。就這一問題，本系統(tǒng)采用的另一個(gè)圖像識(shí)別方法，首先進(jìn)行灰度的檢測(cè)，然后進(jìn)行邊界檢測(cè)，在與標(biāo)準(zhǔn)的瓶蓋印刷面的瓶蓋進(jìn)行配準(zhǔn)檢測(cè)和位圖檢測(cè)，從而確定印刷面的圖案位置是否符合標(biāo)準(zhǔn)，此檢測(cè)方法允許一定的檢測(cè)誤差。 FPGA模塊時(shí)序仿真該系統(tǒng)采用編碼器來檢測(cè)傳送帶上的旋蓋位置，并把旋蓋的坐標(biāo)信息傳送到FPGA板卡，通過FPGA的FIFO 技術(shù)把坐標(biāo)信號(hào)隊(duì)列化，進(jìn)行儲(chǔ)存，并與計(jì)算機(jī)通信。輸入信號(hào)檢測(cè)周期由iClk1控制。 輸入信號(hào)消抖濾波；//對(duì)信號(hào)進(jìn)行周期性的檢測(cè)，防止輸入信號(hào)誤觸發(fā)。如圖53為系統(tǒng)實(shí)時(shí)進(jìn)行對(duì)流水線上的旋蓋注膠面和印刷面的檢測(cè)參數(shù)設(shè)定。(2) 對(duì)Altera公司的FPGA芯片的邏輯結(jié)構(gòu)、FPGA開發(fā)流程以及相關(guān)開發(fā)仿真工具進(jìn)行學(xué)習(xí)以及使用，并且利用硬件描述語(yǔ)言來進(jìn)行設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)功能。參考文獻(xiàn)[1] ：.[2]廖義奎. ARM與FPGA綜合設(shè)計(jì)及應(yīng)用. 北京:,4.[3]羅苑棠. CPLD/FPGA常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例精講. 北京:電子工業(yè)出版,5.[4]賈方慶. 基于機(jī)器視覺的帶鋼表面缺陷檢測(cè)系統(tǒng)研究.[D].,4.[5]潘松，黃繼業(yè). EDA技術(shù)與VHDL[M]. 北京：清華大學(xué)初版社. 2007,5.[6]嚴(yán)蔚敏, [M].北京:清華大學(xué)出版社. 2007,3.[7]袁文波，張皓，唐鎮(zhèn)中. FPGA應(yīng)用開發(fā)從實(shí)踐到提高[M]. 中國(guó)電力出版社. 2007,6.[8]楊飛. 視頻檢測(cè)中FPGA圖像采集預(yù)處理系統(tǒng)設(shè)計(jì)：[碩士學(xué)位論文]并集合優(yōu)秀的軟件設(shè)計(jì)工具對(duì)系統(tǒng)的操作界面進(jìn)行了編寫、調(diào)試。如圖54,55分別為該系統(tǒng)對(duì)注膠面和印刷面進(jìn)行參數(shù)修改產(chǎn)生的檢測(cè)結(jié)果。 }Endmodule 其仿真效果如圖51所示。 抗干擾模塊代碼設(shè)計(jì)為：Module PreventShake（ 時(shí)鐘信號(hào) iClk1。所以編碼器的代碼設(shè)計(jì)如下：Module OpticalEncoder( 時(shí)鐘信號(hào)端口iClk；重置信號(hào)端口iReset；使能信號(hào)端口iEnable；兩路輸出信號(hào)Encode[0:1]；一路輸入信號(hào)INput；輸出頻率信號(hào)oTick ； )。圖47 印刷面檢測(cè)流程印刷面的主要缺陷類型有瓶蓋圖案套印、位置錯(cuò)誤、圖案面臟污等類型，具體實(shí)物為如圖48所示。進(jìn)而通過進(jìn)行灰度檢測(cè)和邊緣檢測(cè)來確定注膠面是否有缺陷。 即： （式41）； （式42）； （式43）；取適當(dāng)?shù)挠蛑礣，若g(i,j)T，則(i,j)為階躍性邊緣點(diǎn)。這種微分算子類邊緣檢測(cè)法類似于高空間域的高通濾波，該算法增強(qiáng)了高頻分量,并且這類算子對(duì)噪聲敏感性高。 圖41 確定旋蓋坐標(biāo)流程圖由于旋蓋在流入流水線的時(shí)候，擺放姿態(tài)并不相同，這樣就導(dǎo)致了檢測(cè)標(biāo)準(zhǔn)的匹配難度增大，對(duì)于這種問題的出現(xiàn)，本系統(tǒng)采用的方法如下：在注膠面檢測(cè)時(shí)，首先，相機(jī)采集到圖像之后并對(duì)其進(jìn)行了灰度圖處理，由于旋蓋的大小一定且蓋爪數(shù)量一定，當(dāng)確定蓋爪圖像后自動(dòng)進(jìn)行與系統(tǒng)所設(shè)置的標(biāo)準(zhǔn)放置位置匹配，進(jìn)行位置的配準(zhǔn)。詳細(xì)闡述了硬件實(shí)現(xiàn)的過程及實(shí)現(xiàn)過程中注意的要點(diǎn)。如圖32所示。在本文中采用了8倍波特率的采樣頻率。 FPGA與上位機(jī)的通信 1）異步串行發(fā)送當(dāng)異步發(fā)送模塊讀取到一個(gè)8位的數(shù)據(jù)到寄存器中時(shí)，通信模塊將該數(shù)據(jù)進(jìn)行串行化。31 系統(tǒng)軟件結(jié)構(gòu)圖 在該系統(tǒng)中各個(gè)模塊組成了系統(tǒng)的整個(gè)架構(gòu)，下面就各個(gè)模塊詳細(xì)分析一下設(shè)計(jì)思路和實(shí)現(xiàn)方法。工作壽命長(zhǎng)：LED無影燈由于發(fā)熱量低、工耗小(低電壓、低電流起動(dòng))、消除隱患：若使用寬頻AC 100~240V輸入的控制電源,則可完全杜絕由于電壓接錯(cuò)而燒毀燈管的隱患。(2)當(dāng)二極管通常排列成矩陣或環(huán)狀，可作為光纖系統(tǒng)的供給光源。首先，相機(jī)的視場(chǎng)(FOV)必須大于或者等于待被測(cè)物體或需檢測(cè)的物體部位大小。另外，CCD上有許多排列整齊的電容，并且能感應(yīng)光線，將影像轉(zhuǎn)變成數(shù)字信號(hào)。輸入信號(hào)檢測(cè)周期由iClk1控制。得到的坐標(biāo)數(shù)據(jù)利用FIFO技術(shù)進(jìn)行數(shù)據(jù)隊(duì)列化處理旋蓋通過FPGA技術(shù)進(jìn)行傳送帶上旋蓋位置坐標(biāo)的編碼以及解碼，并利用FPGA中的FIFO技術(shù)對(duì)所采集的旋蓋坐標(biāo)信號(hào)進(jìn)行隊(duì)列化，將處理信號(hào)輸出給PC機(jī)進(jìn)行