【正文】 439。d2, 439。d3, 439。d4, 439。d5, 439。d6, 439。d7, 439。d8, 439。d9 : if( BPS_CLK ) begin i = i + 139。b1。 rData[ i 2 ] = RX_Pin_In。 end 439。d10 : if( BPS_CLK ) begin i = i + 139。b1。 end 439。d11 : if( BPS_CLK ) begin i = i + 139。b1。 end 439。d12 : begin i = i + 139。b1。 isDone = 139。b1。 isCount = 139。b0。 end 439。d13 : begin i = 139。b0。 isDone = 139。b0。 end endcase /********************************************************/ assign Count_Sig = isCount。 assign RX_Data = rData。 assign RX_Done_Sig = isDone。 /*********************************************************/endmodule 串口接收接口。 串口接收接口 此控制模塊一開始就開啟串口接收模塊，當(dāng)串口接收模塊完成一次性的讀取操作以后，就會(huì)反饋數(shù)據(jù) RX_Data 和完成信號(hào)RX_Done_Sig。當(dāng)串口接收頂層控制模塊接收到串口接收模塊反饋的完成信號(hào)，就會(huì)關(guān)閉串口接收模塊。然后該控制模塊就會(huì)將經(jīng)RX_Data反饋回來的數(shù)據(jù)緩沖至FIFO模塊。 FIFO是英文First In First Out 的縮寫，是一種先進(jìn)先出的數(shù)據(jù)緩存器，他與普通存儲(chǔ)器的區(qū)別是沒有外部讀寫地址線，這樣使用起來非常簡(jiǎn)單，但缺點(diǎn)就是只能順序?qū)懭霐?shù)據(jù)，順序的讀出數(shù)據(jù)，其數(shù)據(jù)地址由內(nèi)部讀寫指針自動(dòng)加1完成，不能像普通存儲(chǔ)器那樣可以由地址線決定讀取或?qū)懭肽硞€(gè)指定的地址。FIFO的一些重要參數(shù)：　 FIFO的寬度：也就是英文資料里?？吹降腡HE WIDTH，它指的是FIFO一次讀寫操作的數(shù)據(jù)位?！? FIFO的深度：THE DEEPTH，它指的是FIFO可以存儲(chǔ)多少個(gè)N位的數(shù)據(jù)（如果寬度為N）。如一個(gè)8位的FIFO，若深度為8，它可以存儲(chǔ)8個(gè)8位的數(shù)據(jù)，深度為12 ，就可以存儲(chǔ)12個(gè)8位的數(shù)據(jù)。 滿標(biāo)志：FIFO已滿或?qū)⒁獫M時(shí)由FIFO的狀態(tài)電路送出的一個(gè)信號(hào)，以阻止FIFO的寫操作繼續(xù)向FIFO中寫數(shù)據(jù)而造成溢出（overflow）。 空標(biāo)志：FIFO已空或?qū)⒁諘r(shí)由FIFO的狀態(tài)電路送出的一個(gè)信號(hào)，以阻止FIFO的讀操作繼續(xù)從FIFO中讀出數(shù)據(jù)而造成無效數(shù)據(jù)的讀出（underflow）?！? 讀指針：指向下一個(gè)讀出地址。讀完后自動(dòng)加1?！? 寫指針：指向下一個(gè)要寫入的地址的，寫完自動(dòng)加1。 串口接收數(shù)據(jù)處理此模塊處理串口接收的十六進(jìn)制數(shù)據(jù)，取模之后作LED點(diǎn)陣的列驅(qū)動(dòng)，接收的數(shù)據(jù)顯示在09之間。以下是數(shù)據(jù)處理模塊的端口實(shí)例化程序：module address ( input CLK, input RSTn, input [7:0] FIFO_Write_Data , output [15:0] write_data, input isdone )。 其中，輸入保存在FIFO中上位機(jī)發(fā)送的數(shù)據(jù)，上位機(jī)使用串口小助手發(fā)送數(shù)據(jù)，發(fā)送數(shù)據(jù)類型為十六進(jìn)制，每次發(fā)送8位數(shù)據(jù)位。isdone為行掃描更新標(biāo)志位，由LED點(diǎn)陣驅(qū)動(dòng)模塊提供。write_data輸出作為點(diǎn)陣列驅(qū)動(dòng)。程序設(shè)計(jì)思路： （1）讀取高四位，使用case語句判斷BCD值，當(dāng)接收到行掃完畢標(biāo)志后（isdone），送顯相應(yīng)BCD值的列數(shù)據(jù)，循環(huán)逐行送顯； （2）讀取低四位，使用case語句判斷BCD值，當(dāng)接收到行掃完畢標(biāo)志后（isdone），送顯相應(yīng)BCD值的列數(shù)據(jù)，循環(huán)逐行送顯。 按鍵模塊 ，模塊包括電平檢查模塊和延遲模塊。 一位按鍵模塊以下為一位按鍵的源程序：module debounce_module( CLK, RSTn, Pin_In, Pin_Out)。 input CLK。 input RSTn。 input Pin_In。 output Pin_Out。 /**************************/ wire H2L_Sig。 wire L2H_Sig。 key_detect_module U1 ( .CLK( CLK ), .RSTn( RSTn ), .Pin_In( Pin_In ), // input from top .H2L_Sig( H2L_Sig ), // output to U2 .L2H_Sig( L2H_Sig ) // output to U2 )。 /**************************/ delay_module U2 ( .CLK( CLK ), .RSTn( RSTn ), .H2L_Sig( H2L_Sig ), // input from U1 .L2H_Sig( L2H_Sig ), // input from U1 .Pin_Out( Pin_Out ) // output to top )。 /*******************************/endmodule設(shè)計(jì)思路：（1）一旦檢測(cè)到有按鍵按下（高電平到低電平變化），電平檢查模塊就會(huì)拉高H2L_Sig電平，然后拉低。 （2）10ms延遲模塊檢測(cè)到H2L_Sig為高電平時(shí)，就會(huì)利用10ms過濾H2L_Sig，拉高輸出。 （3）當(dāng)按鍵被釋放時(shí)，電平檢測(cè)模塊會(huì)拉高L2H_Sig，然后拉低。 （4）10ms延遲模塊檢查到L2H_Sig為高電平時(shí)，就會(huì)利用10ms過濾H2L_Sig,然后拉低輸出。 組合按鍵則是組合五個(gè)獨(dú)立按鍵模塊。 以下為五位組合按鍵模塊的實(shí)例化程序：module key_interface( input CLK, input RSTn, input [4:0]Key_In, output [4:0]Key_Out)。其中，五位Key_In輸入連接至I/O端口，五位Key_Out主要傳輸給行列控制模塊。 第5章 調(diào)試及結(jié)果分析 硬件調(diào)試及結(jié)果分析調(diào)試過程主要分為以下幾個(gè)步驟：第一步，首先在硬件電路沒有上電的情況下，檢查PCB板相應(yīng)線路是否正確。然后對(duì)照相應(yīng)的硬件電路原理圖以及PCB板圖，用萬用表的蜂鳴檔檢查線路是否都導(dǎo)通。檢查+5V、5V的電源線是否全部連接好，電源和地是否有短路，每個(gè)芯片插座的電源端是否都連接在一起，每個(gè)芯片插座的地端是否都連接在一起。通過細(xì)致的檢查，發(fā)現(xiàn)有些過孔和元件引腳有虛焊的現(xiàn)象，用烙鐵重新進(jìn)行焊接，之后再用萬用表的蜂鳴檔從連通起始端的每個(gè)觸點(diǎn)逐個(gè)逐個(gè)檢查，以確保線路連通無誤，發(fā)現(xiàn)問題時(shí)則及時(shí)做出相應(yīng)的解決。要注意的是，電源和地一定不能短路。如果短路，則進(jìn)一步仔細(xì)檢查線路，然后作相應(yīng)的改動(dòng)。第二步，檢測(cè)LED點(diǎn)陣好壞。將萬用表調(diào)至蜂鳴檔，對(duì)照點(diǎn)陣的原理圖紅筆連正極，黑筆接負(fù)極，觀察是否有相應(yīng)坐標(biāo)的LED點(diǎn)亮。第三步，斷開電源線，把相應(yīng)的芯片全部插到相應(yīng)的芯片插槽中，然后接通電源，再用手接觸每塊芯片，看是否發(fā)燙。結(jié)果沒有芯片發(fā)燙或燒壞，說明電路供電正常。 系統(tǒng)軟硬件聯(lián)調(diào)第一步：連接好LED點(diǎn)陣模塊，將驅(qū)動(dòng)點(diǎn)陣顯示“好”字的程序下載到FPGA中，運(yùn)行程序。發(fā)現(xiàn)顯示微弱，而且是亂碼，使用示波器分別測(cè)量74HC164和74HC595的時(shí)鐘端，發(fā)現(xiàn)波形與理想波形產(chǎn)生偏差，重新計(jì)算后修改程序再測(cè)量時(shí)得到正確波形，但是仍然不顯示。將電路板換成單片機(jī)控制來驅(qū)動(dòng)發(fā)現(xiàn)可以正常顯示，所以排除電路問題。通過翻閱資料比較單片機(jī)與FPGA的不同之處，則考慮到I/O口類型不同，高低電壓值存在差別，于是在74HC164的數(shù)據(jù)輸入端與地之間接上一個(gè)104電容后，正常顯示“好”字。第二步：將串口接收模塊下載到FPGA中，運(yùn)行程序。 通過串口小助手發(fā)送數(shù)據(jù)，在一位數(shù)碼管上顯示相應(yīng)數(shù)據(jù)，則說明串口接收模塊能夠正常運(yùn)行。第三步：將LED點(diǎn)陣顯示加上串口接收模塊的程序下載到FPGA中，通過串口小助手發(fā)送的十六進(jìn)制的數(shù)據(jù)在LED點(diǎn)陣屏上正常顯示。第四步: 將按鍵控制led燈點(diǎn)亮的程序下載到FPGA中，運(yùn)行程序。通過按鍵可以控制led燈的亮和滅，說明按鍵模塊正確。第五步：將按鍵控制點(diǎn)陣顯示方式的程序下載到FPGA中，運(yùn)行程序。同過按鍵可以改變顯示方式。上、下、左、右鍵分別控制向上、下、左、右移動(dòng)，說明移位程序正確。第六步：將數(shù)碼管顯示程序下載到FPGA中，發(fā)現(xiàn)數(shù)碼管六位顯示數(shù)據(jù)，但是顯示都是七段數(shù)碼管全部點(diǎn)亮，而且閃爍感強(qiáng)烈。發(fā)現(xiàn)計(jì)數(shù)值錯(cuò)誤，修改后能正常顯示且無閃爍。第七步：將時(shí)鐘顯示程序下載到FPGA中，發(fā)現(xiàn)數(shù)碼管六位顯示數(shù)據(jù)正常，但是顯示數(shù)據(jù)錯(cuò)位，推斷為程序中接口部分程序錯(cuò)誤，檢查后發(fā)現(xiàn)錯(cuò)誤，修改后能正常顯示時(shí)分秒數(shù)據(jù)并不斷更新。第八步：組合所有程序下載到FPGA中，運(yùn)行程序后。系統(tǒng)成功顯示。29結(jié) 論 這次畢業(yè)設(shè)計(jì)從最初的對(duì)課題的了解學(xué)習(xí)，到原理圖設(shè)計(jì)，再到總體電路的完成，最后到軟硬件的聯(lián)調(diào)。雖然出現(xiàn)了一些問題，但經(jīng)過老師的悉心指導(dǎo)和同學(xué)們的幫助，并結(jié)合學(xué)過的理論知識(shí)，將出現(xiàn)的問題一一解決。畢業(yè)設(shè)計(jì)的實(shí)踐性很強(qiáng)，通過畢業(yè)設(shè)計(jì)，使得我們對(duì)專業(yè)課程的理論認(rèn)識(shí)上升到實(shí)踐階段，提高了我們的動(dòng)手能力與綜合所學(xué)知識(shí)并應(yīng)用到實(shí)踐的能力。一個(gè)學(xué)期的畢設(shè)，有成功，有失敗。成功激勵(lì)著我們不斷前進(jìn)，而失敗使我們獲得寶貴的經(jīng)驗(yàn)，這些經(jīng)驗(yàn)不經(jīng)過實(shí)踐是無法得到的。這次畢業(yè)設(shè)計(jì)最大的收獲就是能夠?qū)W以致用，理論與實(shí)踐相結(jié)合，并能根據(jù)實(shí)踐加深對(duì)理論的理解，提高了自己發(fā)現(xiàn)問題、分析問題、解決問題的能力，獲益匪淺。本次設(shè)計(jì)采用FPGA作為控制核心，雖然在實(shí)現(xiàn)功能上是可以通過單片機(jī)來實(shí)現(xiàn)，但是面對(duì)將來復(fù)雜的應(yīng)用時(shí)，單片機(jī)不僅I/O數(shù)量上少，而且處理速度上遠(yuǎn)不如FPGA。本次畢設(shè)只是起到拋磚引玉的作用。經(jīng)過近四個(gè)月的努力，從方案的設(shè)計(jì)之初查閱各種文獻(xiàn)資料，繪制原理圖，硬件電路的調(diào)試，到最后的整體軟硬件調(diào)試的成功，失敗教訓(xùn)與成功的喜悅，一個(gè)問題幾天的冥思苦想與解決問題后的釋懷，這些經(jīng)歷在很大程度上提高了我們綜合分析問題、解決問題的能力。在這次課題的完成過程中，不僅加深了對(duì)已學(xué)專業(yè)理論知識(shí)的理解，而且還學(xué)到了許多新知識(shí)，拓展了知識(shí)面，大大地提高了動(dòng)手、分析問題能力和解決問題的能力。這使我們具備了一定的將理論轉(zhuǎn)化為實(shí)際的能力，對(duì)以后走向社會(huì)工作崗位是大有裨益的。參考文獻(xiàn) [1] 王蓉,劉玉玲,[J].光學(xué)儀器,2006 ,28 (2):22.[2] [J].真空電子技術(shù),2004,3:43.[3] (美)。沈樹群,張艷, 語言的實(shí)用FPGA 設(shè)計(jì)[M] 科學(xué)出版社,2004.[4] [J].北京:電腦知識(shí)與技術(shù),.[5] 徐志軍,[M].北京:電子工業(yè)出版社，2002.[6] 潘松,[M].北京:科學(xué)出版社,2006.[7] [J].北京:液晶與顯示 2008,4.[8] [D].南昌:南昌大學(xué)碩士論文,2008.[9] 張建軍,[J].北京:液晶與顯示,2006,21(4).[10] [M].北京：北京航空航天大學(xué)出版社，2009.[11] [M].北京:北京航空航天大學(xué)出版社,1990.[12] [M].北京:電子工業(yè)出版社,2003.[13] 鄭喜鳳,尹柱霞, 控制器的設(shè)計(jì)[J].液晶與顯示,2009 ,24(3):4232428.[14] 張齊,鄭金輝,李登紅,[J]. 液晶與顯示,2008,23(5):6052610.[15] 郝亞茹,王瑞光,陳宇,[J].液晶與顯示,2008,23(5):5822587.[16] (美)Uwe MeyerBaese著。劉凌,[M].北京：清華大學(xué)出版社，2002.