基于fpga的數(shù)字示波器(編輯修改稿)
2025-07-21 15:42 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 的數(shù)據(jù)流進(jìn)行緩存，防止在進(jìn)機(jī)和存儲(chǔ)操作時(shí)丟失數(shù)據(jù)；同時(shí)，因?yàn)锳D芯片產(chǎn)生的數(shù)據(jù)頻率達(dá)到了65MHz，需要將處理的數(shù)據(jù)的頻率降低，才能用于后續(xù)的處理。該模塊通過(guò)3位撥馬開(kāi)關(guān)來(lái)控制數(shù)據(jù)流的頻率，可以使用9種頻率來(lái)采集數(shù)據(jù)。FIFO一直不斷地讀入數(shù)據(jù)，根據(jù)下一級(jí)的請(qǐng)求信號(hào)輸出數(shù)據(jù)，滿則溢出。FIFO2接于FIFO1之后，用來(lái)進(jìn)一步加強(qiáng)數(shù)據(jù)采集的控制，用于數(shù)據(jù)交換，作為二級(jí)緩沖連接NIOS與外設(shè)，通過(guò)FIFO2可以靈活地選擇數(shù)據(jù)流的流動(dòng)速度。允許系統(tǒng)進(jìn)行DMA操作，提高數(shù)據(jù)的傳輸速度。這是至關(guān)重要的一點(diǎn)，如果不采用DMA操作，數(shù)據(jù)傳輸將達(dá)不到傳輸要求，而且大大增加CPU的負(fù)擔(dān)，無(wú)法同時(shí)完成數(shù)據(jù)的存儲(chǔ)工作。FIFO2通過(guò)DMA的方式將數(shù)據(jù)傳輸給顯示控制處理器，同時(shí)可以釋放CPU，使CPU能夠騰出空閑處理其他數(shù)據(jù)。 II軟核模塊Nios II軟核處理器，Nios II系列軟核處理器是Altera的第二代FPGA嵌入式處理器，其性能超過(guò)200DMIPS。Nios Ⅱ處理器核 Nios Ⅱ處理器系列由三個(gè)不同的內(nèi)核組成，可以靈活地控制成本和性能，從而擁有廣泛的應(yīng)用空間。JTAG調(diào)試模塊 JTAG調(diào)試模塊提供了通過(guò)遠(yuǎn)端PC主機(jī)實(shí)現(xiàn)Nios Ⅱ處理器的在芯片控制、調(diào)試和通訊功能，這是Nios Ⅱ處理器的一個(gè)極具競(jìng)爭(zhēng)力的特性。用戶指令 開(kāi)發(fā)人員可以在Nios Ⅱ CPU 核內(nèi)增加硬件，用以執(zhí)行復(fù)雜運(yùn)算任務(wù)，為時(shí)序要求緊張的軟件提供加速算法。Avalon?交換式總線 Avalon交換式總線在處理器、外圍設(shè)備和接口電路之間實(shí)現(xiàn)網(wǎng)絡(luò)連接，并提供高帶寬數(shù)據(jù)路徑、多路和實(shí)時(shí)處理能力。Avalon交換式總線可以通過(guò)調(diào)用SOPC Builder設(shè)計(jì)軟件自動(dòng)生成。通過(guò)這些總線，系統(tǒng)可以通過(guò)Nios Ⅱ的Avalon總線來(lái)進(jìn)行控制系統(tǒng)的運(yùn)行。啟動(dòng)方案的軟件設(shè)計(jì)目標(biāo)是當(dāng)系統(tǒng)復(fù)位后，在外部處理器向Nios Ⅱ程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器傳輸數(shù)據(jù)的過(guò)程中，Nios Ⅱ處理器運(yùn)行要受到外部處理器的控制。當(dāng)一切就緒后，外部處理器發(fā)出一條釋放Nios Ⅱ處理器的命令，接下來(lái)Nios Ⅱ處理器就可以正常運(yùn)行了。軟件部分主要就是存放在啟動(dòng)延遲模塊中ROM的代碼，此代碼主要是檢測(cè)啟動(dòng)延遲模塊中控制寄存器2的第0位是否為1。若為1，則跳轉(zhuǎn)到控制寄存器1中所存儲(chǔ)的地址處執(zhí)行。Nios Ⅱ處理器通過(guò)與FIFO2的通信、使用DMA的方式接受FIFO2存儲(chǔ)器的數(shù)據(jù)并存儲(chǔ)在內(nèi)置RAM中。在接受數(shù)據(jù)之后，我們的系統(tǒng)對(duì)Nios II軟核進(jìn)行編程實(shí)現(xiàn)對(duì)數(shù)據(jù)復(fù)雜的運(yùn)算任務(wù)，如頻率，幅值以及采樣頻率的計(jì)算。Nios II軟核在對(duì)數(shù)據(jù)進(jìn)行處理后，送入VGA顯示的RAM中。設(shè)計(jì)設(shè)計(jì)中的顯示部分采用了680*460的的顯示器直接顯示通過(guò)VGA傳輸?shù)南袼財(cái)?shù)據(jù)。 由于學(xué)校提供的DE2115 開(kāi)發(fā)板包含一個(gè)用于 VGA 視頻輸出的 15 引腳 DSUB 接頭。故選用板上硬件資源ADV7123芯片。VGA 同步信號(hào)直接由 Cyclone IV E FPGA 所驅(qū)動(dòng)，Analog Device 公司的 ADV7123 三通道 10 位（僅高八位連接到 FPGA）高速視頻 DAC 芯片用來(lái)將輸出的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)（R,G,B）。芯片可支持的分辨率為 SVGA 標(biāo)準(zhǔn)（1280*1024），帶寬達(dá) 100MHz。 設(shè)計(jì)選擇美國(guó)AD公司的ADV7123作為視頻DA轉(zhuǎn)換器。ADV7123是三路高速、10位輸入的視頻DA轉(zhuǎn)換器,具有330MHz的最大采樣速度,與多種高精度的顯示系統(tǒng)兼容,包括RS2343A和RS170可以廣泛應(yīng)用于如HDTV、數(shù)字視頻系統(tǒng)(16001200@100Hz)、高分辨率的彩色圖片圖像 處理、視頻信號(hào)再現(xiàn)等,因此能夠滿足我們多方面應(yīng)用需求。下圖是VGA顯示終端接口硬件設(shè)計(jì)原理圖,通過(guò)ADV7123產(chǎn)生三路模擬輸出,同時(shí)結(jié)合行場(chǎng)同步信號(hào)完成圖像的顯示。經(jīng)過(guò)AD取樣處理后的數(shù)據(jù)會(huì)被存入FPGA的存儲(chǔ)器中，在信號(hào)出現(xiàn)觸發(fā)脈沖之后，就可以開(kāi)始對(duì)所存儲(chǔ)的數(shù)據(jù)進(jìn)行處理，數(shù)據(jù)處理模塊將采集的數(shù)據(jù)進(jìn)行數(shù)學(xué)運(yùn)算、反相、頻域分析、濾波等處理，及重建波形等。并輸出相應(yīng)顯示的數(shù)字信號(hào)點(diǎn)，經(jīng)過(guò)ADV7123轉(zhuǎn)換后在顯示屏上相應(yīng)的位置上顯示。 1. Avalon總線Nios系統(tǒng)的所有外設(shè)都是通過(guò)Avalon總線與Nios CPU相接的，Avalon總線是一種協(xié)議較為簡(jiǎn)單的片內(nèi)總線，Nios通過(guò)Avalon總線與外界進(jìn)行數(shù)據(jù)交換?？煞譃閮深?Slave和Master。slave是一個(gè)從控接口，而master是一個(gè)主控接口。slave和master主要的區(qū)別是對(duì)于Avalon總線控制權(quán)的把握。master接口具有相接的Avalon總線控制權(quán)，而slave接口是被動(dòng)的。常見(jiàn)的Avalon的傳輸結(jié)構(gòu)有:Avalon總線從讀(slave read)，Avalon總線帶一個(gè)延遲狀態(tài)從讀，Avalon總線從寫(slave write)，Avalon總線帶一個(gè)延遲狀態(tài)從寫。2. nios自定義外設(shè)自定義外設(shè)是SOPC系統(tǒng)靈活性的重要體現(xiàn)，是SOPC系統(tǒng)中極其重要的一種設(shè)計(jì)方法。在大量的數(shù)據(jù)常需要處理時(shí)，利用自定義外設(shè)由具體的硬件來(lái)實(shí)現(xiàn)，可以極大程度地提高系統(tǒng)
數(shù)學(xué)相關(guān)推薦
鄂ICP備17016276號(hào)-1