基于fpga的數字示波器(編輯修改稿)
2025-07-21 15:42 本頁面
【文章內容簡介】 的數據流進行緩存，防止在進機和存儲操作時丟失數據；同時，因為AD芯片產生的數據頻率達到了65MHz，需要將處理的數據的頻率降低，才能用于后續(xù)的處理。該模塊通過3位撥馬開關來控制數據流的頻率，可以使用9種頻率來采集數據。FIFO一直不斷地讀入數據，根據下一級的請求信號輸出數據，滿則溢出。FIFO2接于FIFO1之后，用來進一步加強數據采集的控制，用于數據交換，作為二級緩沖連接NIOS與外設，通過FIFO2可以靈活地選擇數據流的流動速度。允許系統(tǒng)進行DMA操作，提高數據的傳輸速度。這是至關重要的一點，如果不采用DMA操作，數據傳輸將達不到傳輸要求，而且大大增加CPU的負擔，無法同時完成數據的存儲工作。FIFO2通過DMA的方式將數據傳輸給顯示控制處理器，同時可以釋放CPU，使CPU能夠騰出空閑處理其他數據。 II軟核模塊Nios II軟核處理器，Nios II系列軟核處理器是Altera的第二代FPGA嵌入式處理器，其性能超過200DMIPS。Nios Ⅱ處理器核 Nios Ⅱ處理器系列由三個不同的內核組成，可以靈活地控制成本和性能，從而擁有廣泛的應用空間。JTAG調試模塊 JTAG調試模塊提供了通過遠端PC主機實現Nios Ⅱ處理器的在芯片控制、調試和通訊功能，這是Nios Ⅱ處理器的一個極具競爭力的特性。用戶指令 開發(fā)人員可以在Nios Ⅱ CPU 核內增加硬件，用以執(zhí)行復雜運算任務，為時序要求緊張的軟件提供加速算法。Avalon?交換式總線 Avalon交換式總線在處理器、外圍設備和接口電路之間實現網絡連接，并提供高帶寬數據路徑、多路和實時處理能力。Avalon交換式總線可以通過調用SOPC Builder設計軟件自動生成。通過這些總線，系統(tǒng)可以通過Nios Ⅱ的Avalon總線來進行控制系統(tǒng)的運行。啟動方案的軟件設計目標是當系統(tǒng)復位后，在外部處理器向Nios Ⅱ程序存儲器和數據存儲器傳輸數據的過程中，Nios Ⅱ處理器運行要受到外部處理器的控制。當一切就緒后，外部處理器發(fā)出一條釋放Nios Ⅱ處理器的命令，接下來Nios Ⅱ處理器就可以正常運行了。軟件部分主要就是存放在啟動延遲模塊中ROM的代碼，此代碼主要是檢測啟動延遲模塊中控制寄存器2的第0位是否為1。若為1，則跳轉到控制寄存器1中所存儲的地址處執(zhí)行。Nios Ⅱ處理器通過與FIFO2的通信、使用DMA的方式接受FIFO2存儲器的數據并存儲在內置RAM中。在接受數據之后，我們的系統(tǒng)對Nios II軟核進行編程實現對數據復雜的運算任務，如頻率，幅值以及采樣頻率的計算。Nios II軟核在對數據進行處理后，送入VGA顯示的RAM中。設計設計中的顯示部分采用了680*460的的顯示器直接顯示通過VGA傳輸的像素數據。 由于學校提供的DE2115 開發(fā)板包含一個用于 VGA 視頻輸出的 15 引腳 DSUB 接頭。故選用板上硬件資源ADV7123芯片。VGA 同步信號直接由 Cyclone IV E FPGA 所驅動，Analog Device 公司的 ADV7123 三通道 10 位（僅高八位連接到 FPGA）高速視頻 DAC 芯片用來將輸出的數字信號轉換為模擬信號（R,G,B）。芯片可支持的分辨率為 SVGA 標準（1280*1024），帶寬達 100MHz。 設計選擇美國AD公司的ADV7123作為視頻DA轉換器。ADV7123是三路高速、10位輸入的視頻DA轉換器,具有330MHz的最大采樣速度,與多種高精度的顯示系統(tǒng)兼容,包括RS2343A和RS170可以廣泛應用于如HDTV、數字視頻系統(tǒng)(16001200@100Hz)、高分辨率的彩色圖片圖像 處理、視頻信號再現等,因此能夠滿足我們多方面應用需求。下圖是VGA顯示終端接口硬件設計原理圖,通過ADV7123產生三路模擬輸出,同時結合行場同步信號完成圖像的顯示。經過AD取樣處理后的數據會被存入FPGA的存儲器中，在信號出現觸發(fā)脈沖之后，就可以開始對所存儲的數據進行處理，數據處理模塊將采集的數據進行數學運算、反相、頻域分析、濾波等處理，及重建波形等。并輸出相應顯示的數字信號點，經過ADV7123轉換后在顯示屏上相應的位置上顯示。 1. Avalon總線Nios系統(tǒng)的所有外設都是通過Avalon總線與Nios CPU相接的，Avalon總線是一種協(xié)議較為簡單的片內總線，Nios通過Avalon總線與外界進行數據交換?？煞譃閮深?Slave和Master。slave是一個從控接口，而master是一個主控接口。slave和master主要的區(qū)別是對于Avalon總線控制權的把握。master接口具有相接的Avalon總線控制權，而slave接口是被動的。常見的Avalon的傳輸結構有:Avalon總線從讀(slave read)，Avalon總線帶一個延遲狀態(tài)從讀，Avalon總線從寫(slave write)，Avalon總線帶一個延遲狀態(tài)從寫。2. nios自定義外設自定義外設是SOPC系統(tǒng)靈活性的重要體現，是SOPC系統(tǒng)中極其重要的一種設計方法。在大量的數據常需要處理時，利用自定義外設由具體的硬件來實現，可以極大程度地提高系統(tǒng)
數學相關推薦
鄂ICP備17016276號-1