【文章內容簡介】 入方式、文本輸入方式、Core輸入方式和第三方EDA工具輸入方式：QuartusII軟件同時允許用戶在需要對器件編譯或編程進行必要條件約束的特定環(huán)境下，使用分配編輯器（Assignment Editor）設定初始設計的約束條件。綜合是將VHDL語言、原理圖等設計輸入依據(jù)給定的硬件結構組件和約束控制條件進行編譯、優(yōu)化、轉換和綜合，生成門級電路或更底層的電路描述網(wǎng)表文件，供布局布線實現(xiàn)。布局布線也成為適配。利用適配器將邏輯綜合生成的網(wǎng)表文件映射到某一具體器件的過程。該過程包括：將設計工程的邏輯和時序要求與器件的可用資源相匹配；將每個邏輯功能分配給最好的邏輯單元位置，進行布局和時序分析；選擇相應的互聯(lián)路徑和引腳分配。QuartusII軟件提供了豐富的布局布線工具，其中很有特色的一種是增量布局布線工具。在設計過程中，設計者所做的更改如果僅僅影響少數(shù)節(jié)點，則可利用該工具避免運行全編譯。因為QuartusII的增量布局布線工具將盡量保留以前編譯的布局布線結果，并以較快的速度完成新的編譯。在布局布線過程中，設計者還會遇到整體設計工程更改管理的情況。該工程更改管理是指在完成全編譯之后，設計者使用芯片編輯器查看設計布局布線詳細信息，并確定要更改的資源，從而避免了過多地修改設計源文件或QuartusII設置。布局布線完成后，生成可用于時序仿真的仿真文件和可用于編程的編程文件。時序分析允許用戶分析設計中所有邏輯的時序性能，并協(xié)助引導布局布線滿足設計中的時序分析要求。默認情況下，時序分析作為全編譯的一部分運行，它觀察和報告時序信息。該時序信息包括最大時鐘頻率、時鐘建立時間、時鐘保持時間、時鐘至輸出延時、引腳至引腳延時以及其他時序特性。設計者可以使用時序分析生成的信息分析、調試和驗證設計的時序性能。仿真包括功能仿真和時序仿真。功能仿真又稱前仿真，是在不考慮器件延時的理想情況下仿真設計項目，以驗證其邏輯功能的正確性。時序仿真又稱后仿真，是在考慮具體適配器件的各種延時的情況下仿真設計項目，它是接近真實器件運行特性的仿真。器件編程與配置指的是QuartusII編譯成功后，設計者使用器件編譯器將編輯文件下載到實際器件的過程。另外，QuartusII軟件允許用戶在設計流程的每個階段使用QuartusII圖形用戶界面、EDA工具界面或命令行界面。在整個設計流程中可以使用這些界面中的一個，也可以在不同的設計階段使用不同的界面。在線校驗是對編輯后的CPLD器件加入實際的激勵信號進行測試，檢查是否可完成預定功能。上述任何一步出錯，均需要回到設計輸入階段，改正錯誤，重新按設計流程進行設計。3系統(tǒng)算法介紹曼徹斯特編碼（Manchester Encoding），也叫做相位編碼(PE)，是一個同步時鐘編碼技術，被物理層使用來編碼一個同步位流的時鐘和數(shù)據(jù)。曼徹斯特編碼被用在以太網(wǎng)媒介系統(tǒng)中。曼徹斯特編碼提供一個簡單的方式給編碼簡單的二進制序列而沒有長的周期沒有轉換級別，因而防止時鐘同步的丟失，或來自低頻率位移在貧乏補償?shù)哪M鏈接位錯誤。在這個技術下，實際上的二進制數(shù)據(jù)被傳輸通過這個電纜，不是作為一個序列的邏輯1或0來發(fā)送的。相反地，這些位被轉換為一個稍微不同的格式，它通過使用直接的二進制編碼有很多的優(yōu)點。曼徹斯特編碼分為標準編碼方式與差分曼徹斯特編碼方式。其中，曼徹斯特編碼的每個比特位在時鐘周期內只占一半，當傳輸“1”時，在時鐘周期的前一半為高電平，后一般為低電平；而傳輸“0”時正相反。這樣，每個時鐘周期內必有一次跳變，這種跳變就是位同步信號。 曼徹斯特編碼的編碼規(guī)則：1） 在信號位中電平從低到高跳變，表示邏輯0；2） 在信號位中電平從高到低跳變，表示邏輯1。 差分曼徹斯特編碼是曼徹斯特編碼的改進。它在每個時鐘位的中間都有一次跳變，傳輸?shù)氖恰?”還是“0”，是在每個時鐘位的開始有無跳變來區(qū)分的。差分曼徹斯特編碼比曼徹斯特編碼的變化要少，因此跟適合于傳輸高速的信息，被廣泛用于寬帶高速網(wǎng)中。然而，由于每個時鐘位都必須有一次變化，所以這兩種編碼的效率僅可達到50％左右。 差分曼徹斯特編碼的編碼規(guī)則：1） 在信號位開始時不改變信號極性，表示邏輯1；2） 在信號位開始時改變信號極性，表示邏輯0。兩種曼徹斯特編碼是將時鐘和數(shù)據(jù)包含在數(shù)據(jù)流中，在傳輸代碼信息的同時，也將時鐘同步信號一起傳輸?shù)綄Ψ?，每位編碼中有一次跳變，不存在直流分量，因此具有自同步能力和良好的抗干擾性能。兩種編碼方式的示意圖如下圖：圖31 曼徹斯特編碼示意圖 數(shù)字調制技術概述 數(shù)字調制簡述基帶信號是原始的電信號，一般是指基本的信號波形，在數(shù)字通信中則指相應的電脈沖。在無線遙測遙控系統(tǒng)和無線電技術中調制就是用基帶信號控制高頻載波的參數(shù)（振幅、頻率和相位），使這些參數(shù)隨基帶信號變化。用來控制高頻載波參數(shù)的基帶信號稱為調制信號。未調制的高頻電振蕩稱為載波（可以是正弦波，也可以是非正弦波，如方波、脈沖序列等）。被調制信號調制過的高頻電振蕩稱為已調波或已調信號。已調信號通過信道傳送到接收端，在接收端經(jīng)解調后恢復成原始基帶信號。解調是調制的反變換，是從已調波中提取調制信號的過程。在無線電通信中常采用雙重調制。第一步用數(shù)字信號或模擬信號去調制第一個載波(稱為副載波）?；蛟诙嗦吠ㄐ胖杏谜{制技術實現(xiàn)多路復用（頻分多路復用和時分多路復用）。第二步用已調副載波或多路復用信號再調制一個公共載波，以便進行無線電傳輸。第二步調制稱為二次調制。用基帶信號調制高頻載波，在無線電傳輸中可以減小天線尺寸，并便于遠距離傳輸。應用調制技術，還能提高信號的抗干擾能力。 數(shù)字調制的分類及特點數(shù)字調制是指用數(shù)字數(shù)據(jù)調制模擬信號，主要有三種形式：移幅鍵控法ASK、移頻鍵控法FSK、移相鍵控法PSK。幅度鍵控（ASK）：即按載波的幅度受到數(shù)字數(shù)據(jù)的調制而取不同的值，例如對應二進制0，載波振幅為0；對應二進制1，載波振幅為1。調幅技術實現(xiàn)起來簡單，但容易受增益變化的影響，是一種低效的調制技術。在電話線路上，通常只能達到1200bps的速率。頻移鍵控（FSK）：即按數(shù)字數(shù)據(jù)的值（0或1）調制載波的頻率。例如對應二進制0的載波頻率為F1，而對應二進制1的載波頻率為F2。該技術抗干擾性能好，但占用帶寬較大。在電話線路上，使用FSK可以實現(xiàn)全雙工操作，通常可達到1200bps的速率。相移鍵控（PSK）：即按數(shù)字數(shù)據(jù)的值調制載波相位。例如用180相移表示1，用0相移表示0。這種調制技術抗干擾性能最好，且相位的變化也可以作為定時信息來同步發(fā)送機和接收機的時鐘，并對傳輸速率起到加倍的作用。圖32 數(shù)字調制的三種基本形式 FSK的調制方式及原理移頻鍵控（FSK）又稱數(shù)字調頻，它是載波頻率隨數(shù)字信號而變化的一種調制方式。利用基帶數(shù)字信號離散取值特點去鍵控載波頻率以傳遞信息的一種數(shù)字調制技術。除具有兩個符號的二進制頻移鍵控之外，尚有代表多個符號的多進制頻移鍵控，簡稱多頻調制。一種用多個載波頻率承載數(shù)字信息的調制類型。最常見的是用兩個頻率承載二進制1和0的雙頻FSK系統(tǒng)。頻移鍵控是利用載波的頻率變化來傳遞數(shù)字信息的。在2FSK中，載波的頻率隨二進制基帶信號在f1和f2兩個頻率點間變化。故其表達式為Acos(w1t+φn) 發(fā)送“1”時E2FSK(t)=Acos(w2t+θn) 發(fā)送“0”時典型的波形如圖33所示。由圖可見，2FSK信號的波形（a）可以分解為波形（b）和波形（c）,也就是說，一個2FSK信號可以看成是兩個不同載頻的2ASK信號的疊加。因此，2FSK信號的時域表達式又可寫成e2FSK(t)=[g(tnT)]cos(w1t+θn)+[ān g(tnT)]cos(w2t+θn)式中：g(t)為單個矩形脈沖，脈寬為Ts； 1 概率為Pan= 0 概率為1Pān是an的反碼，若an=1，則ān =0；若an=0，則ān =1，于是 1 概率為1P ān= 0 概率為Pφn和θn分別是第n個信號碼元（1或0）的初始相位。在移頻鍵控中，φn和θn不攜帶信息，通?？闪瞀課和θn為零。因此，2FSK信號的表達式可簡化為e2FSK(t)=s1(t)cosw1t+ s2(t)cosw2t其中 S1(t)= g(tnTs) S 2(t)= ān g(tnTs)圖33 波形演示2FSK信號的產(chǎn)生方法主要有兩種。一種可以采用模擬調頻電路來實現(xiàn)；另一種可以采用鍵控法來實現(xiàn)，即在二進制基帶矩形脈沖序列的控制下通過開工典禮對兩個不同的獨立頻率源進行選通，使其在每一個碼元Ts期間輸出f1或f2兩個載波之一，如圖34所示。這兩種方法產(chǎn)生2FSK信號的差異在于：由調頻法產(chǎn)生的2FSK信號在相鄰碼元之間的相位是連續(xù)變化的。而鍵控法產(chǎn)生的2FSK信號，是由電子開關在兩個獨立的頻率源之轉換形成，故相鄰碼元之間的相位不一定連續(xù)。圖34 流程圖2FSK信號的常用調制方法是采用如圖336所示的非相干調制和相干調制。其調解原理是將2FSK信號分解為上下兩路2FSK信號分別進行調解，然后進行判決。這里的抽樣判決是直接比較兩路信號抽樣值的大小，可以不專門設置門限。判決規(guī)則應與調制規(guī)則相呼應，調制時若規(guī)定“1”符號對應載波頻率f1，則接收時上支路的樣值較大，應判為“1”，反之則判為“0”。圖35 非相干調制圖36 相干調制除此之外，2FSK信號還有其他調制方法，比如鑒頻法、差分檢測法、過零檢測法等。過零檢測的原理基于2FSK信號的過零點數(shù)隨不同的頻率而異，通過檢測過零點數(shù)目的多少，從而區(qū)分兩個不同頻率的信號碼元。2FSK信號經(jīng)限幅、微分、整流后形成與頻率變化相對應的尖脈沖序列，這些尖脈沖的密集程度反映了信號的頻率高低，尖脈沖的個數(shù)就是信號過零點數(shù)。把這些尖脈沖變換成較寬的矩形脈沖，以增大其直流分量，該直流分量的大小和信號頻率的高低成正比。然后經(jīng)低通濾波器取出此直通分量，這樣就完成了頻率一幅度變換，從而根據(jù)直流分量幅度上的區(qū)別還原出數(shù)字信號“1”和“0”。2FSK在數(shù)字通信中應用較為廣泛。國際電信聯(lián)盟（ITU）建議在數(shù)據(jù)率低于1200b/s時采用2FSK體制。2FSK在數(shù)字通信中應用較為廣泛。國際電信聯(lián)盟（ITU）建議在數(shù)據(jù)率低于1200b/s時采用2FSK體制。于衰落信道/隨參信道（如短波無線電信道）的場合，這些信道會引起信號的相位和振幅隨機抖動和起伏。 FSK的特點移頻控制，或稱數(shù)字頻率調制，是數(shù)字通信中使用較早的一種調制方式。數(shù)字頻率調制的基本原理是利用載波的頻率變化來傳遞數(shù)字信息。在數(shù)字通信系統(tǒng)中，這種頻率的變化不是連續(xù)而是離散的。FSK 廣泛應用于低速數(shù)據(jù)傳輸設備中，根據(jù)國際電聯(lián)(ITU－T)的建議，傳輸速率為1200波特以下的設備一般采用FSK 方式傳輸數(shù)據(jù)。FSK 具有：調制方法簡單易于實現(xiàn)、解調不需要恢復本地載波、可以異步傳輸、抗噪聲和衰落性能較強等特點。由于這些原因，F(xiàn)SK 是在模擬電話網(wǎng)上用來傳輸數(shù)據(jù)的低速、低成本異步調制解調器的一種主要調制方式。4系統(tǒng)方案設計 VHDL硬件描述語言VHDL(Very High Speed Integrated Circuit Hardware Description Language)即超高速集成電路硬件描述語言。VHDL由美國國防部制定。美國國防部電子系統(tǒng)項目有著眾多的承包商，他們各自建立和使用自己的電路硬件描述語言，這就使得各公司之間的設計不能被重復利用，造成了信息交換和維護方面的困難。為解決此問題，20世紀80年代初美國國防部制定了VHDL，以作為各承包商之間提交復雜電路設計文檔的一種標準方案。1987年12月，VHDL被正式接受為國際標準，編號為IEEE Std10761987,即VHDL87。1993年被更新為IEEE Std11641993，即VHDL93。目前VHDL已被廣泛應用。VHDL是大多數(shù)EDA工具都采用的硬件描述語言。其主要優(yōu)點有：（1） 與其他硬件描述語言相比，VHDL具有更強的行為描述語言，從而決定了它成為系統(tǒng)設計領域最佳的硬件描述語言。強大的行為描述能力是避開具體的器件結構，從邏輯行為上描述和設計大規(guī)模電子系統(tǒng)的保證。就目前流行的EDA工具VHDL綜合器而言，將基于抽象的行為描述風格的VHDL程序綜合成為具體的FPGA和CPLD等目標器件的網(wǎng)表文件已不成問題，只是在綜合與優(yōu)化效率上略有差異。（2） VHDL具有豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設計早期就能查驗設計系統(tǒng)的可行性，隨時可對系統(tǒng)進行仿真模擬，使設計者對整個工程的結構和功能可行性作出判斷。（3） VHDL語句的行為描述能力和程序結構決定了它具有支持大規(guī)模設計的分解和已有設計的再利用功能。符合市場需求的大規(guī)模系統(tǒng)高效、告訴的完成必須有多人甚至多個開發(fā)組共同并行工作才能實現(xiàn)，VHDL中設計實體的概念、程序包的概念、設計庫的概念為設計的分解和并行工作提供了有力地支持。（4） 用VHDL完成一個確定的設計，可以利用EDA工具進行邏輯綜合和優(yōu)化，并自動把VHDL描述設計轉變成門極網(wǎng)表（根據(jù)不同的實現(xiàn)芯片）。這種方式突破了門極設計的瓶頸，極大地減少了電路設計的時間和可能發(fā)生的錯誤，降低了開發(fā)成本。利用EDA工具的邏輯優(yōu)化功能，可以把一個綜合后的設計編程一個更小、更高速的電路系統(tǒng)。反過來，設計者還可以容易的從綜合和優(yōu)化的電路獲得設計信息，返回去更新，修改VHDL的設計描述，