計(jì)算機(jī)組成原理存儲(chǔ)器(編輯修改稿)
2025-05-27 12:01 本頁面
【文章內(nèi)容簡介】 , SWPU 地址譯碼電路 使能 輸入 編碼 輸出 編碼 n位二進(jìn)制碼 2n中取 1碼 譯碼器 （ decoder） ： 將每個(gè)輸入的二進(jìn)制代碼譯成對應(yīng)的輸出高、低電平信號 計(jì)算機(jī)組成原理 College of Computer Science, SWPU 地址譯碼電路 25 n 位 二進(jìn)制代碼 2n 位 譯碼輸出 二進(jìn)制 譯碼器 譯 碼 輸 出 1 0 0 0 1 1 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 0 0 Y3 Y2 Y1 Y0 A0 A1 譯碼輸入 譯碼輸出高電平有效 譯 碼 輸 出 1 1 1 1 1 1 1 1 Y3 Y2 Y1 Y0 A0 A1 譯碼輸入 0 0 0 0 1 1 1 1 0 1 1 1 0 1 0 0 譯碼輸出低電平有效 譯碼器 （ decoder） ： 計(jì)算機(jī)組成原理 College of Computer Science, SWPU 地址譯碼電路 24譯碼器 Y0 Y1 Y2 Y3 A1 A0 EN 引腳功能圖 74LS138 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 SC SB SA Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 38譯碼器 譯碼器 （ decoder） ： 計(jì)算機(jī)組成原理 College of Computer Science, SWPU 地址譯碼結(jié)構(gòu) 譯碼器 A5 A4 A3 A2 A1 A0 63 0 1 存儲(chǔ)單元 64個(gè)單元 行譯碼 A2 A1 A0 7 1 0 列譯碼 A3A4A5 0 1 7 64個(gè)單元 單譯碼 雙譯碼 單譯碼結(jié)構(gòu) 雙譯碼結(jié)構(gòu) ? 雙譯碼可簡化芯片設(shè)計(jì) ? 主要采用的譯碼結(jié)構(gòu) 計(jì)算機(jī)組成原理 College of Computer Science, SWPU 片選和讀寫控制邏輯 片選端 CS*或 CE* ? 有效時(shí)，可以對該芯片進(jìn)行讀寫操作 輸出 OE* ? 控制 讀操作 。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出 ? 該控制端對應(yīng)系統(tǒng)的讀控制線 寫 WE* ? 控制 寫操作 。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中 ? 該控制端對應(yīng)系統(tǒng)的寫控制線 計(jì)算機(jī)組成原理 College of Computer Science, SWPU 主存儲(chǔ)器組織 主存儲(chǔ)器組織涉及的問題主要有： M的邏輯設(shè)計(jì) 動(dòng)態(tài) M的刷新 主存與 CPU的連接 主存的校驗(yàn) 計(jì)算機(jī)組成原理 College of Computer Science, SWPU 主存儲(chǔ)器組織 主存儲(chǔ)器設(shè)計(jì)的一般原則 存儲(chǔ)器與 CPU的連接：數(shù)據(jù)線、地址線、控制線的連接 驅(qū)動(dòng)能力 存儲(chǔ)芯片類型選擇 存儲(chǔ)芯片與 CPU的時(shí)序配合 存儲(chǔ)器的地址分配和片選譯碼 行選信號和列選信號的產(chǎn)生 計(jì)算機(jī)組成原理 College of Computer Science, SWPU 主存儲(chǔ)器組織 存儲(chǔ)芯片的數(shù)據(jù)線 存儲(chǔ)芯片的地址線 存儲(chǔ)芯片的片選端 存儲(chǔ)芯片的讀寫控制線 位擴(kuò)展法 —— 數(shù)據(jù)線的連接 字?jǐn)U展法 —— 地址線的連接 字位同時(shí)擴(kuò)展法 計(jì)算機(jī)組成原理 College of Computer Science, SWPU 主存儲(chǔ)器組織 一、位擴(kuò)展方式 當(dāng)芯片的容量和主存容量相同，而 位數(shù)不足 時(shí)，就要對位數(shù)進(jìn)行擴(kuò)展，稱為 位擴(kuò)展 位擴(kuò)展法的要點(diǎn)： ? “位的并聯(lián)” ： 各 芯片的數(shù)據(jù)線 與 CPU數(shù)據(jù)線 的各對應(yīng)位拼接 ? 各芯片的片選線應(yīng)連在一起， 合用一個(gè)片選信號 。 計(jì)算機(jī)組成原理 College of Computer Science, SWPU 33 例 1： 用 8片 8K*1的芯片組成一個(gè) 8K*8的存儲(chǔ)器 計(jì)算機(jī)組成原理 College of Computer Science, SWPU 2114（1 K * 4 ）1042114（1 K * 4 ）1042114（1 K * 4 ）1042114（1 K * 4 ）1044444D15D0CSA9A0WE位擴(kuò)展法組成的 1K*16 的存儲(chǔ)器 例 2： 用 4片 1K*4的 2114芯片組成一個(gè) 1K*16的存儲(chǔ)器。 計(jì)算機(jī)組成原理 College of Computer Science, SWPU 主存儲(chǔ)器組織 字?jǐn)U展方式 當(dāng)芯片字長與主存相同，而 容量不足 時(shí)，就需要用幾片存儲(chǔ)器芯片組成組成容量較大的存儲(chǔ)器，稱為 字?jǐn)U展 。 字?jǐn)U展法的要點(diǎn)： 各芯片的數(shù)據(jù)線與 CPU數(shù)據(jù)線的各對應(yīng)位串接 在一起 各芯片的 片選線要分開 ，分別與 CPU地址總線的高位地址譯碼后的片選信號相連 計(jì)算機(jī)組成原理 College of Computer Science, SWPU ?例 3：用 Intel2114（ 1K*4）芯片，組成 4K*4的存儲(chǔ)器。 計(jì)算分析： ? 2114的規(guī)格為 1K*4，芯片地址線 10條 (A9— A0)，數(shù)據(jù)線 4條 ? 需 4片 2114，系統(tǒng)地址線 12條 (A11A10為片選線 )，數(shù)據(jù)線 4條 A11A10A9A8A7A6A5A
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1