微型計算機存儲器接口技術(shù)(編輯修改稿)
2025-02-02 03:50 本頁面
【文章內(nèi)容簡介】 出O0O7~A0A10123456789101112 131415161718192021222324? 存儲陣列： Intel2716存儲器芯片的存儲陣列由 2K 8個帶有浮動?xùn)诺?MOS管構(gòu)成 ， 共可保存2K 8位二進制信息； ? X譯碼器： 又稱為行譯碼器 ，可對 7位行地址進行譯碼； ? Y譯碼器 ：又稱為列譯碼器 ，可對 4位列地址進行譯碼； ? 輸出允許 、 片選和編程邏輯 ：實現(xiàn)片選及控制信息的讀 /寫； ? 數(shù)據(jù)輸出緩沖器： 實現(xiàn)對輸出數(shù)據(jù)的緩沖 。 為什么只需要 11根地址線進行片內(nèi)地址譯碼？ Intel2716芯片與 8位 CPU的連接方法如下： ① 低位地址線、數(shù)據(jù)線直接相連； ② 工作電源 VCC直接與 +5V電源相連，編程電源通常由開關(guān)控制； ③ CE和 OE信號分別由 CPU高位地址總線和控制總線譯碼后產(chǎn)生，通常采用圖 示的 3種方法。 Intel 2716芯片與 CPU的連接方法 A0~A10 譯 碼 器 A11~A15 ≥1 A0~A10 2716 CE M 訪問 RD OE DOUT （ a） A0~A10 譯 碼 器 A11~A15 A0~A10 2716 CE OE ≥1 M 訪問 RD DOUT （ b） RD A0~A10 譯 碼 器 A11~A15 A0~A10 2716 CE M 訪問 OE DOUT （ c） （ 1）要求 用 2716 EPROM芯片為某 8位微處理器設(shè)計一個 16KB的 ROM存儲器。已知該微處理器地址線為 A0～ A15，數(shù)據(jù)線為 D0～ D7， “ 允許訪存 ” 控制信號為 M，讀出控制信號為 RD。畫出 EPROM與CPU的連接框圖。 （ 2）分析 由于每個芯片的字長為 8位，故滿足存儲器系統(tǒng)的字長要求。但由于每個芯片只能提供 2K個存儲單元，故需用 8片這樣的芯片，以滿足存儲器系統(tǒng)的容量要求。 (3) 設(shè)計要點 ? 先將每個芯片的 11位地址線按引腳名稱一一并聯(lián) ，然后按次序逐根接至系統(tǒng)地址總線的低 11位 。 ?將每個芯片的 8位數(shù)據(jù)線依次接至系統(tǒng)數(shù)據(jù)總線的D0D7。 ?8個芯片的 OE端并在一起后接至系統(tǒng)控制總線的存儲器讀信號 ?它們的 片選 引腳分別接至地址譯碼器的不同輸出，地址譯碼器的輸入則由系統(tǒng) 地址總線的高位 來承擔(dān)。 +5V 圖 EPROM與 CPU連接框圖 74LS138 G2A G2B G1 D0 ~ D7 A0 ~ A10 Y0 CPU A11 ~ A13 M O0 ~ O7 2716 (2) OE CE O0 ~ O7 2716 (1) OE CE O0 ~ O7 2716 (8) OE CE +5V +25V VPP VCC +5V GND RD Y1 Y7 … … 2k 2k （ 4）實現(xiàn) 當(dāng)存儲器工作時，根據(jù)高位地址的不同，系統(tǒng)通過譯碼器分別選中不同的芯片，低位地址碼則同時到達每一個芯片，選中它們的相應(yīng)單元。在讀信號的作用下，選中芯片的數(shù)據(jù)被讀出，送上系統(tǒng)數(shù)據(jù)總線，產(chǎn)生一個字節(jié)的輸出。 EEPROM的讀寫操作與 SRAM, EPROM基本相同，不過變成寫入的時間較長，寫入一個字節(jié)需 15ms。在大量的內(nèi)容需要修改時，花費時間較多。 因 EEPROM是非易失存儲器，而且可以在線擦除和寫入，因而非常適合在嵌入式系統(tǒng)中用于一些偶爾需要修改的少量的參數(shù)。 二、電可擦除可編程的 ROM 三、 閃速存儲器 閃存的組織結(jié)構(gòu) 閃存有兩種組織結(jié)構(gòu)：按頁面組織和按區(qū)塊組織。 ? 按頁面組織：按頁面組織的閃存，其內(nèi)部有一頁緩存。閃存的存儲體按頁面組織，頁緩存的大小與存儲體的頁大小一致，速度快。 ? 按區(qū)塊組織：按區(qū)塊組織的閃存，提供字節(jié)、區(qū)塊和芯片擦除能力，編程較靈活。 在微機系統(tǒng)中 ， CPU對存儲器進行讀寫操作 ， 首先 要由地址總線給出地址信號 ， 選擇要進行讀 /寫操作的存儲單元 ， 然后 通過控制總線發(fā)出相應(yīng)的讀 /寫控制信號 ， 最后 才能在數(shù)據(jù)總線上進行數(shù)據(jù)交換 。 所以 ， 存儲器芯片與 CPU之間的連接 ，實質(zhì)上就是其與系統(tǒng)總線的連接 ， 包括： ? 地址線的連接； ? 數(shù)據(jù)線的連接； ? 控制線的連接； 在連接中要考慮的問題有以下幾個方面： 存儲器與 CPU的連接 一、存儲器接口應(yīng)考慮的幾個問題 1. 存儲器與 CPU之間的時序配合 CPU在取址和存儲器讀或?qū)懖僮鲿r，是有固定時序的，用戶要根據(jù)這些來確定對存儲器存取速度的要求，或在存儲器已經(jīng)確定的情況下，考慮是否需要 Tw周期，以及如何實現(xiàn)。 2. CPU總線負(fù)載能力 。 在設(shè)計 CPU芯片時 ， 一般考慮其輸出線的直流負(fù)載能力 ，為帶一個 TTL負(fù)載 。 現(xiàn)在的存儲器一般都為 MOS電路 ， 直流負(fù)載很小 ， 主要的負(fù)載是電容負(fù)載 . 故 在小型系統(tǒng)中 ， CPU是可以直接與存儲器相連的 ， 而較大的系統(tǒng)中 ， 若 CPU的負(fù)載能力不能滿足要求 ， 可以 （ 就要考慮 CPU能否帶得動 ， 需要時就要加上緩沖器 ， ） 由緩沖器的輸出再帶負(fù)載 。 3. 存儲芯片的選用：包括存儲器容量及存儲器空間的安排 內(nèi)存通常分為 RAM和 ROM兩大部分 ， 而 RAM又分為系統(tǒng)區(qū) (即機器的監(jiān)控程序或操作系統(tǒng)占用的區(qū)域 )和用戶區(qū) ， 用戶區(qū)又要分成數(shù)據(jù)區(qū)和程序區(qū) ， ROM的分配也類似 ，所以內(nèi)存的地址分配是一個重要的問題 。 另外 ， 目前生產(chǎn)的存儲器芯片 ， 單片的容量仍然是有限的 ， 通?？偸且稍S多片才能組成一個存儲器 ， 這里就有一個如何產(chǎn)生片選信號的問題 。 ? 芯片類型的選用 ? 芯片型號的選用 4 數(shù)據(jù)總線寬度 數(shù)據(jù)總線寬度也是存儲器結(jié)構(gòu)的決定因素。 如：對 8位數(shù)據(jù)總線的系統(tǒng)，其存儲空間是一個存儲體，每個存儲單元存放 1個字節(jié)，存儲芯片內(nèi)存儲器
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1