【文章內(nèi)容簡介】 接產(chǎn)生，而是通過與8086配套的總線控制器等形成。 52120 ? 最小模式下的引腳說明 （ 1） AD15～ AD0 (Address Data Bus)（ 39，162） ： 地址 /數(shù)據(jù)復用信號 ， 雙向 ， 三態(tài) 。 在 T1狀態(tài) （ 地址周期 ） AD15～ AD0上為地址信號的低 16位 A15～ A0； 在 T2 ～ T4狀態(tài) （ 數(shù)據(jù)周期 ） AD15～ AD0 上是數(shù)據(jù)信號 D15～ D0； 在中斷響應及系統(tǒng)總線 “ 保持響應 ” 周期被置成高阻狀態(tài) 。 53120 （ 2） A19/S6～ A16/S3 (Address/Status)（ 3538）： 地址 /狀態(tài)復用信號 ， 輸出 。 在總周期的 T1狀態(tài) A19/S6～ A16/S3上是地址的高 4位 。 在T2～ T4狀態(tài) ， A19/S6～ A16/S3上輸出狀態(tài)信息： S6=0， 8086連在總線上； S5中斷允許標志： S5=1， 當前允許可屏蔽中斷請求； S5=0， 禁止一切可屏蔽中斷 。 54120 S4 S3 當前正在使用的段寄存器 0 0 ES 0 1 SS 1 0 CS或未使用任何段寄存器 1 1 DS 55120 （ 3） /S7 (Bus High Enable/Status)（ 34）： 數(shù)據(jù)總線高 8位使能和狀態(tài)復用信號，輸出。在總線周期 T1狀態(tài)， 有效，表示數(shù)據(jù)線上高 8位數(shù)據(jù)有效。在 T2～ T4狀態(tài) /S7 輸出狀態(tài)信息S7。 S7在 8086中未定義。 BHEBHEBHE56120 （ 4） (Read) (32) 讀信號， 三態(tài)輸出，低電平有效，表示當前 CPU正在讀存儲器或 I／ O端口。有效周期： T T Tw。 （ 5） (Write)（ 29） 寫信號，三態(tài)輸出，低電平有效，表示當前 CPU正在寫存儲器或 I／ O端口。有效周期： T T Tw。 （ 6） (Memory／ IO ) （ 28） 存儲器或 I／ O端口訪問信號。三態(tài)輸出， 為高電平時，表示當前 CPU正在訪問存儲器， 為低電平時，表示當前 CPU正在訪問 I／ O端口。前一個總線周期的 T4狀態(tài)有效 ，直到本周期的 T4狀態(tài)為止。 RDWRM/IOM/IOM/IO57120 （ 7） READY （ 22） 準備就緒信號。由外部輸入，高電平有效，表示 CPU訪問的存儲器或 I／ O端口己準備好傳送數(shù)據(jù)。當 READY無效時，要求 CPU插入一個或多個等待周期 Tw，直到 READY信號有效為止。 （ 8） INTR( Interrupt Request) （ 18） 中斷請求信號，由外部輸入，電平觸發(fā)，高電平有效。 INTR有效時，表示外部設備向 CPU發(fā)出中斷請求， CPU在每條指令的最后一個時鐘周期對 INTR進行測試，一旦測試到有中斷請求，并且當中斷允許標志 IF＝ 1時，則暫停執(zhí)行下條指令轉(zhuǎn)入中斷響應周期。 58120 （ 9） (Interrupt Acknowledge) （ 24） 中斷響應信號。向外部輸出，低電平有效，表示 CPU響應了外部發(fā)來的 INTR信號。 中斷響應的 T T Tw狀態(tài)，發(fā)兩個負脈沖。 （ 10） NMI( Non— Maskable Interrupt Request) （ 17） 不可屏蔽中斷請求信號。由外部輸入，邊沿觸發(fā)，正跳沿有效。 CPU一旦測試到NMI請求信號，待當前指令執(zhí)行完就自動從中斷入口地址表中找到類型 2中斷服務程序的入口地址，并轉(zhuǎn)去執(zhí)行。 INTA59120 （ 11） （ 23） 測試信號。由外部輸入，低電平有效。當 CPU執(zhí)行 WAIT指令時 (WAIT指令是用來使處理器與外部硬件同步 )，每隔 5個時鐘周期對 TEST進行一次測試，若測試到該信號無效，則 CPU繼續(xù)執(zhí)行 WAIT指令，即處于空閑等待狀態(tài)；當 CPU測到 TEST輸入為低電平時，則轉(zhuǎn)而執(zhí)行 WAIT的下一條指令。由此可見， TEST對 WAIT指令起到了監(jiān)視的作用。 TEST60120 （ 12） RESET （ 21） 復位信號。由外部輸入，高電平有效。 RESET信號至少要保持 4個時鐘周期，CPU接收到該信號后，停止進行操作，并對標志寄存器 (flags)、 IP、 DS、 SS、ES及指令隊列清零，而將 CS設置為 FFFFH。當復位信號變?yōu)榈碗娖綍r， CPU從FFFF0H開始執(zhí)行程序，由此可見，采用 8086CPU計算機系統(tǒng)的啟動程序就保持在開始的存儲器中。 61120 （ 13） ALE(Address Latch Enable)（ 25） 地址鎖存使能信號，輸出，高電平有效。用來作為地址鎖存器的鎖存控制信號。在 T1周期有效。作 8282/8283的片選信號。 （ 14） (Data Enable) （ 26） 數(shù)據(jù)使能信號，輸出，三態(tài)，低電平有效。用于數(shù)據(jù)總線驅(qū)動器 8286/8287的控制信號。 DMA方式下，高阻狀態(tài)。 DEN62120 （ 15） (Data Transmit/Receive) （ 27） 數(shù)據(jù)驅(qū)動器數(shù)據(jù)流向控制信號，輸出，三態(tài)。在 8086系統(tǒng)中，通常采用8286或 8287作為數(shù)據(jù)總線的驅(qū)動器，用 信號來控制數(shù)據(jù)驅(qū)動器的數(shù)據(jù)傳送方向。當 ＝ 1時，進行數(shù)據(jù)發(fā)送； ＝ 0時，進行數(shù)據(jù)接收。 DMA方式下高阻狀態(tài) 。 DT/RDT/RDT/R DT/R63120 （ 16） HOLD(Hold Request) （ 31） 總線保持請求信號。由外部輸入，高電平有效。共享總線的部件向 CPU請求使用總線。 （ 17） HLDA(Hold Acknowledge) （ 30） 總線保持響應信號。向外部輸出，高電平有效。 64120 （ 18） (Minimum/Maximum Mode Control)（ 33） 最大最小模式控制信號，輸入。 ＝ 1（＋ 5V）， CPU工作在最小模式。 ＝ 0（接地）， CPU則工作在最大模式。 （ 19） GND （ 1） 地。 （ 20) VCC （ 40） 電源，接＋ 5V。 MN/MXMN/MXMN/MX65120 ? 最大模式下的引腳說明 當 8086CPU工作在最大模式系統(tǒng)時，有 8個管腳重新定義（ 2431） 。 （ 1） （ Bus Cycle Status，最小模式為 、 ）（ 22 26） ： 總線周期狀態(tài)信號，輸出。這三個信號的組合表示當前總線周期的類型。在最大模式下，由這三個信號輸入給總線控制器 8288，用來產(chǎn)生存儲器、 I/O的讀寫等相關控制信號。如下表： 2 1 0S S S、 、 M/IO D T / R D EN、66120 CPU狀態(tài) 0 0 0 中斷響應 0 0 1 讀 I/O端口 0 1 0 寫 I/O端口 0 1 1 暫停 1 0 0 取指令 1 0 1 讀存儲器 1 1 0 寫存儲器 1 1 1 無作用 2S 1S 0S67120 （ 2） 封鎖信號（ WR,29) 。 三態(tài)輸出，低電平有效。 LOCK有效時表示 CPU不允許其它總線主控者占用總線。這個信號由軟件設置。當在指令前加上 LOCK前綴時，則在執(zhí)行這條指令期間 LOCK保持有效，即在此指令執(zhí)行期間， CPU封鎖其它主控者使用總線。 （ 3） QS QS0(Instruction Queue Status，最小模式為 ALE、 ,24,25) 指令隊列狀態(tài)信號，輸出。 QS1,QS0組合起來表示前一個時鐘周期中指令隊列的狀態(tài)，以便從外部對芯片的測試。 LOCKINTA68120 QS1 QS0 含 義 0 0 無操作 0 1 從指令隊列中取走第一個字節(jié) 1 0 隊列已空 1 1 從指令隊列中取走后續(xù)字節(jié) 69120 （ 4） ， (Request／ Grant)( 31,30,HOLD,HLDA) 總線請求信號請求／同意信號。雙向，低電平有效，當該信號為輸入時表示其它主控者向 CPU請求使用總線；當為輸出時表示 CPU對總線請求的響應信號。兩條線可同時與兩個主控者相連，同時 , 優(yōu)先級高于 。 0RQ/GT 1RQ/GT0RQ/GT 1RQ/