【文章內(nèi)容簡介】 D、 16條雙向線 當(dāng) 8086CPU在執(zhí)行存儲(chǔ)器寫操作時(shí)，在 CPU引腳上依次發(fā)出 【 】 A、地址值、寫信號、數(shù)據(jù)值 B、寫信號、地址值、數(shù)據(jù)值 C、數(shù)據(jù)值、地址值、寫信號 D、地址值、數(shù)據(jù)值、寫信號 對于 8086CPU而事，指令周期、總線周期和時(shí)鐘周期之問的關(guān)系是 【 】 A、一個(gè)總線周期由若干個(gè)指令周期組成 B、指 令周期就是總線周期 C、時(shí)鐘周期與總線周期相同 D、一個(gè)指令周期由若干個(gè)時(shí)鐘周期組成 PentiumMMX微處理器，又稱為 “ 多能奔騰 ” ，其 MMX技術(shù)主要指 【 】 A、多媒體處理 B、協(xié)處理器功能 C、超標(biāo)量技術(shù) D、流水線技術(shù) Pentium芯片與 80486芯片的區(qū)別之一是 【 】 A、有浮點(diǎn)處理功能 B、片內(nèi)集成有 Cache C、內(nèi)部數(shù)據(jù)總線為 32位 D、外部數(shù)據(jù)總線為 64位 與 LOOP P1指令近似相當(dāng)?shù)闹噶罱M是 【 】 A、 DEC CX B、 DEC CX C、 INC CX D、 INC CX JZ P1 JNZ P1 JNZ P1 JMP P1 執(zhí)行如下程序段后， AX等于 【 】 MOV AX， 0ABCDH SHR AX， 1 ADC AX， 0 A、 55E6H B、 55E7H C、 5798H D、 5799H 1 一 SRAM芯片的存儲(chǔ)容量為 8KB(即 8Kⅹ 8bit)，則它的地址線應(yīng)為 【 】 A、 Ao～ A7 B、 Ao～ A11 C、 Ao～ A12 D、 Ao～ A13 1 DRAM芯片刷新邏輯除提供刷新地址外，還必須提供的控制信號是 【 】 1 8086／ 8088訪問地址為 100H的端口時(shí)，必須采用的尋址方式是 【 】 A、直接尋址方式 B、寄存器間接尋址方式 C、變址尋址方式 D、立即尋址方式 1 8086／ 8088CPU的寄存器中，能在 I/O操作時(shí)用作端口地 址寄存器的是 【 】 A． AX B、 BX C、 CX D、 DX 1芯片 74LS245在 8086CPU系統(tǒng)中用作 【 】 A、總線鎖存器 B、總線緩沖器 C、總線收發(fā)器 D、總線控制器 1中斷方式的特點(diǎn)是 【 】 A、 CPU和外設(shè)串行工作，傳送數(shù)據(jù)和主程序串行工作 B、 CPU和外設(shè)串行工作，傳送數(shù)據(jù)和主程序并行工作 C、 CPU和 外設(shè) 并行工作，傳送數(shù)據(jù)和主程序串行工作 D、 CPU和外設(shè)并行工作，傳送數(shù)據(jù)和主程序并行工 作 1需要在內(nèi)存和外設(shè)之問高速、成組地傳送數(shù)據(jù)時(shí)，應(yīng)該采用的輸入 /輸 出傳輸控制方式 是 【 】 A、無條件傳送 B、程序查詢傳送 C、中斷傳送 D、 DMA傳送 1 8086中斷系統(tǒng)中，中斷優(yōu)先級由高到低的順序是 【 】 A、內(nèi)部中斷，不可屏蔽中斷，可屏蔽中斷，單步中斷 B、內(nèi)部中斷，單步中斷，不可屏蔽中斷，可屏蔽中斷 C、不可屏蔽中斷，內(nèi)部中斷，可屏蔽中斷，單步中斷 D、不可屏蔽中斷，可屏蔽中斷，內(nèi)部中斷，單步中斷 1 8086CPU響應(yīng)某一外部可屏蔽中斷請求后，該中斷源的中斷類型碼送入 CPU是通過 CPU的 【 】 A、地址總線 B、數(shù)據(jù)總線 C、控制總線 D、狀態(tài)總線 某一中斷服務(wù)程序的人 121 地址存在中斷向量表的 0020H～ 0023H 存儲(chǔ)單元中，則該中斷對應(yīng)的中斷類型碼是 【 】 A、 05H B、 08H C、 10H D、 20H 二、多項(xiàng)選擇題 1 本大題共 5 小題，每小題 2 分，共 10 分 ) 在每小題列出的五個(gè)備選項(xiàng)中至少有兩個(gè)是符合題目要求的。請將其代碼填寫在題后的括號內(nèi)。錯(cuò)選、多選、少選或未選均無分。 2存儲(chǔ)容量為 64Kⅹ 1b的 DRAM芯片 2164的引腳有 【 】 A、 A15～ A8 B、 A7～ AO D、 CAS E、 Din和 Dout 2 8086系統(tǒng)中， CPU在由偶存儲(chǔ)體和奇存儲(chǔ)體組成的存儲(chǔ)系統(tǒng)中讀一個(gè) “ 對準(zhǔn)的 ” 字?jǐn)?shù) 據(jù)時(shí)，需要產(chǎn)生的控制信號有 【 】 2微機(jī)系統(tǒng)中， CPU能直接訪問的存儲(chǔ)器 是 【 】 A、 DRAM B、 Cache C、固定硬盤 D、移動(dòng)硬盤 E、 CDROM 2查詢傳送方式輸出接口電路中有 【 】 A、控制端口 B、狀態(tài)端口 c、數(shù)據(jù)輸出端口 D、數(shù)據(jù)輸入端口 E、中斷控制邏輯 2當(dāng)外部有中斷請求， CPU未響應(yīng)，可能的原因是 【 】 A、 CPU剛執(zhí)行完 HALT指令 B、 CPU當(dāng)前關(guān)中斷 C、 CPU在執(zhí)行高優(yōu)先權(quán)的中斷服務(wù)程序 D、當(dāng) 前執(zhí)行 DMA操作 E、 CPU在執(zhí)行非屏蔽中斷服務(wù) 三、判斷改錯(cuò)題 (本大題共 5 小題，每小題 2 分，共 10 分 ) 判斷下列各題正誤，正 者在括號內(nèi)打 “ √ ” 。誤者在括號內(nèi)打 “” 并說明由。 2微型計(jì)算機(jī)是指由微處理器、內(nèi)存儲(chǔ)器以及輸入 /輸 出設(shè)備和相 應(yīng) 的 輔 助電路構(gòu) 成的裸 機(jī)。 【 】 2地址總線是一種雙向總線，其功能是微處理器向內(nèi)存儲(chǔ)器和 I/O 接 口 傳送地址?！? 】 2 8086CPU 采用 EU 和 BIU 部件獨(dú)立工作，這樣，在大多數(shù)情況下， CPU 可以同時(shí)對一 條指令進(jìn)行取指令、分析、執(zhí)行。 【 】 2 8253 的每個(gè)計(jì)數(shù)通道中的核心部件是計(jì)數(shù)執(zhí)行單元 CE(減法計(jì)數(shù)器 )，在所有工作方式中，當(dāng) CE 值 減為 0 時(shí)，必然會(huì)自動(dòng)裝入計(jì)數(shù)初值。 【 】 總線是二個(gè)模塊 (子系統(tǒng)或設(shè)備 )之間相互通信以實(shí)現(xiàn)數(shù)據(jù)傳送的公共通路。 【 】 四、簡答題 (本大題共 5 小題。每小題 4 分 ， 共 20 分 ) 3 MOV AX， BX NOT AX ADD AX， BX INC AX 執(zhí)行上述指令后 AX= ZF= ， CF= 。 3存儲(chǔ)器系統(tǒng)片選控制方法中的全譯碼法和部分譯碼法有什么不同 ? 3簡述中斷控制器 8259A的主要功能。 3請寫出異步串行傳送的數(shù)據(jù)幀格式。 3什么是 “ 整合型芯片組 ”? 五、簡單分析設(shè)計(jì)題 (本大題共 3 小題，第 36 小題 6 分。第 37— 38 小題各 7 分，共 20 分 ) 3如題 36圖所示，存儲(chǔ)器由兩片存儲(chǔ)器芯片 u，和 u2組成，采用線選法實(shí)現(xiàn)片選控制則 兩片存儲(chǔ)芯片的地址范圍應(yīng)為： u1的地址范圍 = ； u2的地址范圍 = 。 3某指示燈用低電平驅(qū)動(dòng)點(diǎn)亮?，F(xiàn)要求用 8253的 OUT0輸出端控制指示燈，當(dāng)向 GATEo 端輸入一個(gè)上升沿的控制信號，指示燈點(diǎn)亮 1秒鐘。已知輸人時(shí)鐘頻率為 5KHZ。端口 地址為 80H～ 83H。要求： (1)寫出該通道的工作方式及名稱； (2)寫出寫入計(jì)數(shù)初值的程序段，要求采用二進(jìn)制汁數(shù)。 3 8255A同 ADC0809以及 7段 LED顯示器接口如題 38圖所示，要求將 IN7的模擬量轉(zhuǎn) 換為數(shù)字量．輸入 8255A的 PB Vl，然后按數(shù)字量的大小控制 LED管顯示， 若數(shù)字量 80H， LED顯示 ‘ 1’( 字形碼為 0F9H)； 數(shù)字量 ≥80H ， LED顯示 ‘ 0’( 字形碼為 0C0H)； 7段 LED顯示器工作條件是： PC2=0。 其控制程序如下 (注：初始化程序段與 A／ D轉(zhuǎn)換啟動(dòng)程序段略 )，請將符合空缺處要求 的答案填在題后的空格內(nèi)。 六、綜合分析設(shè)計(jì)題（本大題共 2 小題 ， 每小題 10 分 ， 共 20 分 ) 3 8255用作發(fā)光二極管 L0、 L L2和開關(guān) K0、 K K2的接口如題 39 圖所示。 8255的方式控制字格式如下： 要求： 2020 年 10 月高等教育自學(xué)考試全國統(tǒng)一命題考試 微型計(jì)算機(jī)及接口技術(shù) 試卷 (課程代碼 04732) 一、單項(xiàng)選擇題（ 本大題共 20小題 ， 每小題 1分 ， 共 20分 ) 在每小題列出的四個(gè)備選項(xiàng)中只有一個(gè)選項(xiàng)是符合題目要求的 ， 請將其代碼填寫在題后的括號內(nèi)。錯(cuò)選、多選或未選均無分。 在常用的臺(tái)式 PC 機(jī)的主機(jī)箱中，除安裝有主板、 F0接口卡、電源和硬盤驅(qū)動(dòng)器外， 通常還安裝有 【 】 A、光盤驅(qū)動(dòng)器 B、液晶顯示器 C、打印機(jī) D、掃描儀 以下設(shè)備中屬于微型計(jì)算機(jī)輸入設(shè)備的是 【 】 A、鍵盤、 光筆、音箱 B、鍵盤、漢王筆、指示燈 C、鍵盤、鼠標(biāo)、掃描儀 D、鼠標(biāo)、觸摸屏、音箱 8086處理器可尋址的最大內(nèi)存空間為 【 】 A、 64KB B、 1MB C、 16MB D、 4GB 在 hltel系列芯片中，專用于移動(dòng)計(jì)算的筆記本計(jì)算機(jī)是 【 】 A、 Penfium B、 PenfiumⅡ C、采用超線程技術(shù)的 Penfium A D、采用迅馳技術(shù)的 Penfium M 作為 80386總線周期，如果外部不要求插入等待周期，則構(gòu)成一個(gè)總線周期的總線狀態(tài) 數(shù)為 【 】 A、 1 B、 2 C、 3 D、 4 8086CPU中， EU的組成主要包括 【 】 A、通用寄存器、段寄存器、算術(shù)邏輯部件 B、通用寄存器、標(biāo)志寄存器、算術(shù)邏輯部件 C、地址控制邏輯、總線控制邏輯、指令隊(duì)列 D、通用寄存器、標(biāo)志寄存器、指令隊(duì)列 當(dāng) 8086CPU正在執(zhí)行存儲(chǔ)器讀操作的時(shí)候， CPU信號線 M／ WR和 RD的狀態(tài)分 別為 【 】 A、低、高、低 B、高、低、高