【文章內(nèi)容簡介】 圍 26 = 64 尋址范圍 28 = 256 若 A3 用 A1 或 A2 代替 設(shè)指令字長為 32 位 操作碼固定為 8 位 (3) 二地址 OP A1 A2 8 12 12 (A1) OP (A2) A1 (A1) OP (A2) A2 或 4 次訪存 若 ACC 代替 A1（ 或 A2） 若結(jié)果存于 ACC (4) 一地址 (5) 零地址 OP A1 8 24 無地址碼 (ACC) OP (A1) ACC 2 次訪存 尋址范圍 212 = 4 K 尋址范圍 224 = 16 M 3次訪存 3. 1. 5 指令的格式 22:31:21 ? “地址制”設(shè)計(jì)或改進(jìn)的目的是為了壓縮指令長度，縮短指令的執(zhí)行時(shí)間。 ? 同一條指令中不同操作數(shù)可采用不同的尋址方式 例如，一條指令中的操作數(shù)可以都存放在寄存器里，也可以把一個(gè)操作數(shù)存放在寄存器里，而另一個(gè)操作數(shù)存放在主存里。 返回首頁 3. 1. 5 指令的格式 22:31:21 ? 指令長度可以是固定或變化的。固定長度的指令便于指令的存取和譯碼，但會(huì)限制操作數(shù)個(gè)數(shù)的增加和復(fù)雜尋址方式的使用；而變化長度的指令的特點(diǎn)正好相反。 ? 例如， IBM S/ 370指令采用定長的 8位操作碼，有單地址、兩地址和三地址三種地址制，不同的操作數(shù)可以采用不同的尋址方式，指令字長有 16位、 32位和 48位三種。 返回首頁 例 1 某機(jī) 16位字長指令格式如下 ,試問： 5 3 8 A為形式地址，補(bǔ)碼表示（包括一位符號(hào)位）。 M為尋址模式。 該指令格式能定義多少種不同的操作。 立即尋址操作數(shù)的范圍是多少？ 寫出各種尋址方式計(jì)算有效地址 EA的表達(dá)式。 直接尋址（此時(shí) A視為無符號(hào)數(shù)）、間接尋址能尋址的 主存地址空間為多少？（主存容量為 64K） OP M A 32 256（ 128~127） 256， 64K 指令格式設(shè)計(jì)舉例 返回首頁 指令格式丼例 一、設(shè)計(jì)指令格式時(shí)應(yīng)考慮的各種因素 1. 指令系統(tǒng)的 兼容性 （向上兼容） 2. 其他因素 操作類型 數(shù)據(jù)類型 指令格式 包括指令個(gè)數(shù)及操作的難易程度 指令字長、操作碼位數(shù) 地址碼位數(shù)、地址個(gè)數(shù) 尋址方式、操作碼長度 返回首頁 尋址方式 寄存器個(gè)數(shù) 第 3章 處理器 3. 1 處理器的指令集 22:31:21 3. 1. 1 概述 3. 1. 2 指令的操作碼與操作數(shù) 3. 1. 3 尋址方式 3. 1. 4 指令的基本功能 3. 1. 5 指令的格式 3. 1. 6 面向多媒體處理的增強(qiáng)指令 返回首頁 指令格式設(shè)計(jì)丼例 ? 例 2 某機(jī)器字長 16位，存儲(chǔ)器直接尋址空間為 128字，變址時(shí)的位移量為 64~63,16個(gè)通用寄存器均可作為變址寄存器。設(shè)計(jì)一套指令系統(tǒng)格式，滿足下列尋址類型的要求。 ? (1)零地址指令。 ? (2)直接尋址的一地址指令。 ? (3)寄存器尋址的二地址指令。 ? (4)變址尋址的一地址指令。 ? (5)直接尋址的二地址指令。 ? 若安排寄存器尋址的一地址指令 ? 返回首頁 返回首頁 指令設(shè)計(jì)丼例 ? 例 3某模型機(jī)共有 64種操作，操作碼位數(shù)固定，丏具有以下特點(diǎn)。 – (1)采用一地址或二地址格式。 – (2)有寄存器尋址、直接尋址和相對(duì)尋址 (位移量為 128~+127)三種尋址方式。 – (3)有 16個(gè)通用寄存器，算術(shù)運(yùn)算和邏輯運(yùn)算的操作數(shù)均在寄存器中，結(jié)果也在寄存器中。 – (4)取數(shù) /存數(shù)指令在通用寄存器和存儲(chǔ)器之間傳送數(shù)據(jù) – (5)存儲(chǔ)器容量為 1 MR，按字節(jié)編址。 返回首頁 3. 2. 1 處理器的基本功能和基本組成 ?1． 處理器概述 ?外觀 觸點(diǎn)陣列 LGA封裝 22:31:21 返回首頁 3. 2. 1 處理器的基本功能和基本組成 ?信息傳輸 ?片內(nèi)總線 :處理器內(nèi)部各個(gè)單元之間信號(hào)傳輸?shù)木€路 。片內(nèi)控制總線和片內(nèi)數(shù)據(jù)總線 ?片外總線 :用亍實(shí)現(xiàn)處理器不主存儲(chǔ)器和輸入 /輸出設(shè)備之間信號(hào)傳輸?shù)木€路 22:31:21 返回首頁 3. 2. 1 處理器的基本功能和基本組成 ?外部引腳 ?電源引腳 （ Vcc） 和接地引腳 （ GND） ?數(shù)據(jù)總線引腳 D15… D0 ?地址總線引腳 A31… A0 ?控制總線引腳 ?時(shí)鐘 CLK、 復(fù)位 RESET、 總線請(qǐng)求 HRQ、 總線允許 HLDA、 中斷請(qǐng)求 INTR、 中斷響應(yīng) INTA、 讀 RD、 寫 WR 22:31:21 返回首頁 3. 2. 1 處理器的基本功能和基本組成 ? 2．處理器的基本功能 ? 取指令 ? 分析指令 ? 取數(shù)據(jù) ? 處理數(shù)據(jù) ? 寫回結(jié)果 22:31:21 返回首頁 3. 2. 1 處理器的基本功能和基本組成 ? 取指令 – 處理器根據(jù) PC給出的主存地址訪問主存儲(chǔ)器，取出一個(gè)標(biāo)準(zhǔn)字長的指令，將其送入處理器內(nèi)部與門存放當(dāng)前指令的 指令寄存器 IR – PC加 1 ? 分析指令 – 將 IR中的 操作碼 部分取出送入 指令譯碼器 （Decoder）進(jìn)行譯碼。根據(jù)譯碼結(jié)果判斷出指令的功能、操作數(shù)的尋址方式以及操作數(shù)的數(shù)據(jù)類型，形成源操作數(shù)或目的操作數(shù)的物理地址。 22:31:21 返回首頁 3. 2. 1 處理器的基本功能和基本組成 ? 取數(shù)據(jù) – 根據(jù)源操作數(shù)的物理地址訪問主存， 取出源操作數(shù) 。源操作數(shù)將被送入處理器內(nèi)部的數(shù)據(jù)寄存器 ? 處理數(shù)據(jù) – 處理器將源操作數(shù)送入運(yùn)算器，并根據(jù)指令譯碼結(jié)果啟動(dòng)運(yùn)算器的相應(yīng)操作對(duì) 數(shù)據(jù)進(jìn)行處理 。處理結(jié)果存回通用數(shù)據(jù)寄存器。 ? 寫回結(jié)果 – 如果指令要求將結(jié)果寫回主存，那么處理器將根據(jù)目的操作數(shù)的地址，將 目的操作數(shù)寫入主存 22:31:21 返回首頁 3. 2. 1 處理器的基本功能和基本組成 ? 3．處理器的基本組成 ① 算術(shù)邏輯單元 ALU 22:31:21 返回首頁 3. 2. 1 處理器的基本功能和基本組成 ② 控制單元 CU 通過對(duì)指令的分析 (譯碼 )，按照一定的時(shí)序，發(fā)出控制信號(hào)，使 CPU在控制信號(hào)的驅(qū)動(dòng)下，完成相應(yīng)指令的功能 ③ 寄存器 用戶可見的寄存器： 通用數(shù)據(jù)寄存器、基址寄存器、變址寄存器、 FR、 PC 用戶透明的寄存器： MAR和 MDR 22:31:21 返回首頁 3. 2. 1 處理器的基本功能和基本組成 ④ 中斷 中斷：指計(jì)算機(jī)在執(zhí)行程序的過程中，當(dāng)出現(xiàn)異常情況或特殊請(qǐng)求時(shí)，計(jì)算機(jī)會(huì)在適當(dāng)時(shí)機(jī)暫?，F(xiàn)行程序的運(yùn)行，轉(zhuǎn)向執(zhí)行處理這些異常情況或特殊請(qǐng)求的程序，處理結(jié)束后再返回到現(xiàn)行程序的間斷處繼續(xù)執(zhí)行 能夠發(fā)出中斷請(qǐng)求的部件或事件，稱為“ 中斷源 ”。 為了區(qū)分丌同請(qǐng)求信號(hào)，丌同的中斷源被賦予了一個(gè)丌同的“ 中斷類型號(hào) ” 中斷 相應(yīng)時(shí)間 ：指令周期結(jié)束 處理器信號(hào)： INTR和 INTA 22:31:21 返回首頁 22:31:21 3. 2. 1 處理器的基本功能和基本組成 返回首頁 22:31:21 3. 2. 1 處理器的基本功能和基本組成 返回首頁 22:31:21 3. 2. 2 計(jì)算機(jī)的工作過程 ?指令周期： 處理器每取出并執(zhí)行一條指令所需的全部時(shí)間 ?“取指”將指令從主存取入到處理器中 ?“執(zhí)行”指令譯碼并完成其指定的操作 返回首頁 22:31:21 有的指令采用間接尋址。為了取到操作數(shù)，在取指周期之后還有一個(gè)訪問主存，讀取操作數(shù)地址的周期，這個(gè)周期就是 間址周期 。 3. 2. 2 計(jì)算機(jī)的工作過程 返回首頁 3. 2. 2 計(jì)算機(jī)的工作過程 ? 丌同指令所完成的功能丌同，它們的指令周期也丌盡相同 ?無條件轉(zhuǎn)移指令“ JUMP TARGET” ?空操作指令 NOP ?加法指令“ ADD X” ?乘 /除法指令 22:31:21 返回首頁 3. 2. 2 計(jì)算機(jī)的工作過程 ? 機(jī)器周期 是所有指令執(zhí)行過程中的一個(gè)基準(zhǔn)時(shí)間。 –通常選取處理器訪問一次主存的時(shí)間 (也稱主存周期 )作為機(jī)器周期 –一個(gè)機(jī)器周期內(nèi)又包含了若干時(shí)鐘周期（也稱 節(jié)拍 ） 22:31:21 返回首頁 22:31:21 ? 為了實(shí)現(xiàn)各種操作的時(shí)序控制，在處理器內(nèi)部專門設(shè)置有時(shí)鐘部件。 ? 指令周期、機(jī)器周期和節(jié)拍的關(guān)系如下圖所示。 3. 2. 2 計(jì)算機(jī)的工作過程 返回首頁 22:31:21 下面以計(jì)算 X + Y 為例來編制控制計(jì)算機(jī) /處理器工作的程序。 （ 1）從內(nèi)存單元 X中取數(shù)據(jù)送入累加器 ACC； （ 2） ACC加上內(nèi)存單元 Y中的數(shù)據(jù)， 結(jié)果存回 ACC中； （ 3） ACC的值存入內(nèi)存單元 Z中； （ 4）停機(jī)。 3. 2. 2 計(jì)算機(jī)的工作過程 返回首頁 指令名稱 助記符 指 令 功 能 操作碼 指令操作數(shù) 數(shù)據(jù)讀入 LOAD 將某個(gè)內(nèi)存單元 X中的數(shù) 據(jù) 取 出 并 送 入ACC 0001B 內(nèi)存單元 X的地址 加 法 ADD ACC加上內(nèi)存單元 Y中的數(shù)據(jù) ， 結(jié)果存回ACC中 0010B 內(nèi)存單元 Y的地址 數(shù)據(jù)存回 STORE 將 ACC的值存入內(nèi)存單元 Z中 0011B 內(nèi)存單元 Z的地址 停 機(jī) HALT 停止處理器工作 1000B 無操作數(shù) 22:31:21 此程序在某模型機(jī)上運(yùn)行，用到的指令如下： 3. 2. 2 計(jì)算機(jī)的工作過程 返回首頁 22:31:21 主存單元地址 匯編程序 指令操作碼 指令操作數(shù) 1000B LOAD X 0001B 1100B 1001B ADD Y 0010B 1101B 1010B STORE Z 0011B 1110B 1011B HALT 1000B 1100B X 0000B 0001B 1101B Y 0000B 0010B 1110B Z 程序存入主存的結(jié)果如下，其中分配給變量 X， Y和 Z的內(nèi)存單元地址是 1100B、 1101B和 1110B。 返回首頁 22:31:21 LOAD X 取指周期 T1 將 PC中內(nèi)容送 MAR， MAR把它的內(nèi)容送到地址總線上 T 2 處理器發(fā)出 “ 讀 ” 命令信號(hào) T 3 數(shù)據(jù)總線上的內(nèi)容送入 MDR T 4 MDR的內(nèi)容送到 IR， 進(jìn)行譯碼 執(zhí)行周期 T 1 IR中的操作數(shù)部分送入 MAR，MAR的內(nèi)容送到地址總線上 T 2 處理器發(fā)出 “ 讀 ” 命令信號(hào) T 3 數(shù)據(jù)總線上的內(nèi)容送入 MDR T 4 MDR的內(nèi)容送到 ACC 執(zhí)行程序時(shí)，管理程序先將程序第一條指令的地址（ 1000B）送入 PC，然后啟動(dòng)執(zhí)行。 返回首頁 22:31:21 ADD Y 取指周期 T 1 PC內(nèi)容送 MAR， MAR的內(nèi)容送到地址總線上 T 2 處理器發(fā)出 “ 讀 ” 命令信號(hào) T 3 數(shù)據(jù)總線上的內(nèi)容送入 MDR T 4 MDR的內(nèi)容送到 IR， 進(jìn)行譯碼 執(zhí)行周期 T 1 IR中的操作數(shù)部分送入 MAR，MAR的內(nèi)容送到地址總線上 T 2 處理器發(fā)出 “ 讀 ” 命令信號(hào) T 3 數(shù)據(jù)總線上的內(nèi)容送入 MDR T 4 ACC和 MDR的內(nèi)容送 ALU相加， 結(jié)果存回 ACC 3. 2. 2 計(jì)算機(jī)的工作過程 返回首頁 22:31:21 STORE Z 取指周期 T 1 PC內(nèi)容送 MAR， MAR的內(nèi)容送到地址總線上 T 2 處理器發(fā)出 “ 讀 ” 命令信號(hào) T 3 數(shù)據(jù)總線上的內(nèi)容送入 MDR T 4 MDR的內(nèi)容送到 IR，進(jìn)行譯碼 執(zhí)行周期 T 1 IR中的操作數(shù)部分送入 MAR，MAR的內(nèi)容送到地址總線上 T 2 ACC的內(nèi)容送 MDR，處理器向控制總線上發(fā)出 “ 寫 ” 命令信號(hào) T 3 MDR的內(nèi)容送數(shù)據(jù)總線 T 4 數(shù)據(jù)總線上的內(nèi)容寫入主存相應(yīng)單元 返回首頁 22:31: