【文章內(nèi)容簡介】 3986598790 IIIIIIIIIIIIIIIIIIIY ?????)39。39。39。39。39。39。39。39。39。39。39。39。39。(39。 98542985439869871 IIIIIIIIIIIIIIIIY ????)39。39。39。39。39。39。39。39。39。(39。 9849859869872 IIIIIIIIIIIIY ????)39。(39。 983 IIY ??邏輯表達式： 34 二－十進制優(yōu)先編碼器74LS147的邏輯圖 35 譯碼器 （解碼器） 譯碼器的邏輯功能是將每個輸入的二進制代碼按其原意譯成對應(yīng)的輸出高、低電平信號。譯碼是編碼的逆過程。 常用的譯碼器電路 二進制譯碼器 二 ─ 十進制譯碼器 顯示譯碼器 一、二進制譯碼器： 2位二進制譯碼器 （ 2線－ 4線譯碼器） A0 A1 Y0 Y1 譯碼器 Y2 Y3 36 A1 A0 Y3 Y2 Y1 Y0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 0 0 0 0010 39。39。 mAAY ???1011 39。 mAAY ???2022 39。 mAAY ???3013 mAAY ???ii mY ?A1 A0 Y0 Y1 Y2 Y3 37 若用與非門實現(xiàn)，則輸出為 39。)39。39。39。(39。 0010 mAAY ???39。)39。39。(39。 1011 mAAY ???39。)39。(39。 2022 mAAY ???39。)39。(39。 3013 mAAY ???39。39。 ii mY ?S=1時電路工作 S=0時電路不工作，輸出全 1。 再加上控制端 S， S A1 A0 39。0Y39。1Y39。2Y39。3Y38 ３位二進制譯碼器（３線－８線譯碼器） 00120 39。39。39。 mAAAY ????10121 39。39。 mAAAY ????20222 39。39。 mAAAY ????30123 39。 mAAAY ????40124 39。39。 mAAAY ????50125 39。 mAAAY ????60126 39。 mAAAY ????70127 mAAAY ????ii mY ?可以用 8個與門實現(xiàn)，也可以用二極管與門陣列實現(xiàn)。 輸 入 輸 出 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 39 采用二極管與門陣列構(gòu)成的３位二進制譯碼器 通常只在一些大規(guī)模集成電路內(nèi)部采用這種結(jié)構(gòu)。 Y=AB 00120 39。39。39。 mAAAY ????10121 39。39。 mAAAY ????20222 39。39。 mAAAY ????30123 39。 mAAAY ????40124 39。39。 mAAAY ????50125 39。 mAAAY ????60126 39。 mAAAY ????70127 mAAAY ??40 用與門實現(xiàn)： 00120 39。39。39。 mAAAY ????10121 39。39。 mAAAY ????20222 39。39。 mAAAY ????30123 39。 mAAAY ????40124 39。39。 mAAAY ????50125 39。 mAAAY ????60126 39。 mAAAY ????70127 mAAAY ??S=1時電路工作 S=0時電路不工作 輸出全 0。 加控制端 S， S 41 集成譯碼器實例： 74HC138(與非門實現(xiàn) ) 與非門實現(xiàn) 低電平輸出 附加控制端 時0,0,1 321 ????? SSSS=1，電路工作， 其他時候 S=0，電路不工作。 42 74HC138的功能表： 輸 入 輸 出 S1 A2 A1 A0 0 X X X X 1 1 1 1 1 1 1 1 X 1 X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 0 1 0 0 0 1 1 1 1 1 1 1 0 1 1 0 0 1 0 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 1 0 1 1 1 1 0 1 0 0 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1 0 1 1 0 1 0 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 39。339。2 SS ? 39。039。139。239。339。439。539。639。7 YYYYYYYY43 74HC138集成電路圖形符號 39。39。39。39。39。39。39。39。 76543210 YYYYYYYY74LS（ HC） 138集成電路外引線排列 0Y?1S3S? 2S?74LS138 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 GND VCC A0 A1 A2 1Y? 2Y? 3Y? 4Y? 5Y? 6Y?7Y?74HC138 44 二、用譯碼器設(shè)計組合邏輯函數(shù) 譯碼器的邏輯功能： 39。39。 ii mY ? )( ii mY ?任何邏輯函數(shù)都可以展開成最小項之和的形式，也可變化為與非與非表達式，而二進制譯碼器的輸出端提供了輸入變量的全部最小項，所以，我們可以利用 n位二進制譯碼器和附加的門電路將這些最小項適當?shù)慕M合起來，產(chǎn)生任何形式的 n變量組合邏輯函數(shù)。 45 例 1： 試利用 3線－ 8線譯碼器產(chǎn)生一組多輸出邏輯函數(shù) P187 解： 電路工作時， 3線 —8線譯碼器各輸出端的函數(shù)式為： 39。39。 ii mY ?讓 74HC138中的 A2=A， A1=B， A0=C，則 A2A1A0與 ABC的對應(yīng)最小項相等。 所以，（ 1）、 把邏輯函數(shù)變換成最小項之和的形式 （ 2）、把最小項之和的形式變換成與非與非表達式 （ 3）、用 74HC138和與非門實現(xiàn)。 ABCCBBCAZCABBAZCBABCZCABBCAACZ??????????39。39。39。39。39。39。39。39。39。39。39。432146 ABCCBBCAZCABBAZCBABCZCABBCAACZ??????????39。39。39。39。39。39。39。39。39。39。39。432139。39。39。39。39。39。39。39。39。39。39。39。39。39。39。39。39。39。)(),()(),()(),()(),(74204532373126543174205327316543mmmmmZmmmmZmmmmZmmmmmZ????????????將 Z1~Z4化為最小項之和的形式： CBABCACBACABZ ??????????1CBAABCBCAZ ??????2CBABCACBAZ ???????3A B CCBACBACBAZ ???????????4經(jīng)轉(zhuǎn)換得： 47 C B A 電路圖： 74LS138 A2 A1 A0 S1 S2 S3 76543210 YYYYYYYY1 0 39。39。739。439。239。0439。39。539。339。2339。39。739。339。1239。39。639。539。439。31)()()()(mmmmZmmmZmmmZmmmmZ????Z1 Z4 Z3 Z2 48 例 2： 分析 下圖所示電路 ， 寫出輸出函數(shù) Z的邏輯函數(shù)式 ，總結(jié)其邏輯功能 。 ACBCABZ ???7653 mmmmZ ????)39。39。39。39。39。( 7653 YYYYZ ?解： 74LS138的邏輯功能： A2=A， A1=B， A0=C， 39。39。 ii mY ?A B C 1 0 0 Z 74LS138 S1 S2 S3 A2 A1 A0 01234567 YYYYYYYY012022012022 39。39。39。 AAAAAAAAAAAA ????A B CA B CCABBCA ???? 39。39。39。A B C Z 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 )39。39。39。39。39。( 7653 mmmm ????真值表： 功能：多數(shù)表決電路。 49 補充：半加器，全加器，全減器 1 1 0 1 1 0 0 1 + 舉例： A=1101, B=1001， 計算 A+B。 0 1 1 0 1 0 0 1 1 加法運算的基本規(guī)則 ： (1) 逢二進一。 (2) 最低位是最低位兩個數(shù)相加，不需考慮進位。 (3) 其余各位都是三個數(shù)相加，包括被加數(shù)、加數(shù)和低位來的進位。 (4) 任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的進位。 半加，用半加器實現(xiàn) 全加，用全加器實現(xiàn) 50 設(shè)： A被加數(shù)； B加數(shù)； S本位和； Co進位。 A B S C o 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 真值表 : ： 不考慮進位將兩個一位二進制數(shù) A和 B相加。 用與非門實現(xiàn) )39。)39。39。()39。39。(()39。)39。39。39。((39。39。ABBAABBAABBAS??????用 5個與非門 39。39。39。39。39。39。 BBAAABBAABBAS ??????)( 39。39。)39。39。( BABBAA ????)39。()39。( ABBA