第20章習(xí)題1-門電路和組合邏輯電路(編輯修改稿)
2024-09-01 10:01 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101110100S10405G可否將“與非門”、“或非門”、“異或門”當(dāng)做“反相器”使用？如果可以，其輸入端應(yīng)如何處理并畫出電路圖。解：如右圖所示。 S11101I組合邏輯電路的設(shè)計(jì)步驟為：（1） ；（2） ；（3）簡(jiǎn)化和變換邏輯表達(dá)式，從而畫出邏輯圖。 解：⑴由電路的功能要求，列出真值表；（2）由真值表寫出邏輯表達(dá)式；S11102B分析組合邏輯電路的步驟為：（1） ；（2） ；（3） ；（4）根據(jù)真值表和邏輯表達(dá)對(duì)邏輯電路進(jìn)行分析，最后確定其功能。解：由邏輯圖寫出個(gè)輸出端邏輯表達(dá)式、化簡(jiǎn)和變換各邏輯表達(dá)式、列出真值表S11102I如圖所示邏輯圖，邏輯表達(dá)式= ；= 。解：；S11201I如圖所示邏輯電路其邏輯表達(dá)式為( )。 A. B. C. D. 解：DS11202B組合邏輯電路任何時(shí)刻的輸出信號(hào)與該時(shí)刻的輸入信號(hào)( )，與電路原來所處的狀態(tài)( )。 A. 無關(guān)，無關(guān) B. 無關(guān)，有關(guān) C. 有關(guān)，無關(guān) D. 有關(guān)，有關(guān)解：CS11202I半加器的本位和輸出端的邏輯關(guān)系是( )。 A. 與非 B. 或非 C. 與或非 D. 異或解：D S11203G已知選出下列可以肯定使的情況是( )。 A. B. C. D. E. 解：DS11203N圖示為一簡(jiǎn)單的編碼器，其中E、F、G是一般信號(hào)，A、B是輸出量，為二進(jìn)制代碼變量。今令 AB = 10 ，則輸入的信號(hào)為1的是( )。 A. E B. F C. G解：BS11301B編碼器，譯碼器，數(shù)據(jù)選擇器都屬于組合邏輯電路。( )解：√S11301N全加器的輸出不僅取決于輸入，同時(shí)還取決于相鄰低位的進(jìn)位，因此說全加器屬于時(shí)序邏輯電路。( )解：S11302B用二進(jìn)制代碼表示某一信息稱為編碼。反之把二進(jìn)制代碼所表示的信息翻譯出來稱為譯碼。( )解：√S11302G在下列電路中，試問哪些電路能實(shí)現(xiàn)的邏輯關(guān)系？解： A.√、B.、C.S11102G一個(gè)三變量排隊(duì)電路，在同一時(shí)刻只有一個(gè)變量輸出，若同時(shí)有兩個(gè)或兩個(gè)以上變量為1時(shí)，則按A、B、C的優(yōu)先順序通過，若FA＝1表示A通過，F(xiàn)B、FC為1表示B、C通過，F(xiàn)A、FB、FC為0時(shí)表示其不通過，則表示變量A、B、C通過的表達(dá)式：FA＝ ，F(xiàn)B = ，F(xiàn)C＝ 。解：A、 S11213B半加器邏輯符號(hào)如圖所示，當(dāng)A=“0”，B=“0”時(shí)，C和S分別為( )。A. 、B. 、C. 、解：CS11218B半加器的邏輯圖如下，指出它的邏輯式為( )。 A. 、 B. 、 C. 、解：AS11219B全加
試題試卷相關(guān)推薦
鄂ICP備17016276號(hào)-1