【文章內(nèi)容簡介】 高、可靠性差，現(xiàn)在很少使用。 ? 通過學習本節(jié)，使我們了解邏輯門電路的工作原理 ? 集成電路中的半導體器件如何實現(xiàn)開關特性？基于開關特性，邏輯門如何實現(xiàn)邏輯功能？ ? 邏輯 1和 0，在實際電路中是如何表達的？ 47 二極管與門 電路結構和邏輯符號 工作原理 ? 實現(xiàn)邏輯與運算的電路稱為 與門 。 R Y VCC +5V A B D1 D2 amp。 A B Y 截止 優(yōu)先導通 ? 當 A、 B為低電平 （ 輸入低電平額定值 ViL）時， DD2均導通，由于二極管導通后的鉗位電壓為 ，則輸出Y=+=； ? 當 A為 、 B為 （ 輸入高電平額定值 ViH）時， D1優(yōu)先導通 ，輸出 Y=+=， D2被反偏截止 ； ? 當 A、 B為高電平 ， D D2均導通，則輸出Y=3+=。 48 二極管與門的功能描述 （ 1）功能表 A B Y 0 0 0 1 1 0 1 1 0 0 0 1 A(V) B(V) Y(V) （ 2）真值表 在功能表中，用 0代表低電平（輸入 ，輸出 ），用 1代表高電平（輸入 ，輸出 ），則可以得到真值表 （ 4）工作波形（時序圖） A B Y ?時序圖還體現(xiàn)了“門”的概念！ ? 若 A為輸入信號， B為控制信號，當 B為低電平時，無輸出信號，門是“關閉”的； ? 當 B為高電平時，輸出信號 Y同輸入信號，門是“打開”的。 3. 功能描述 （ 3）表達式 Y=AB 49 二極管或門 1. 電路結構和邏輯符號 2. 工作原理 R Y (5V) A B D1 D2 ?1 A B Y VBB 截止 優(yōu)先導通 ? 當 A、 B為低電平 ， D D2均導通，由于二極管導通后的鉗位電壓為 ，則輸出 Y== 。 ? 當 A為 、 B為 ， D2優(yōu)先導通 ，則輸出 Y== ；由于 A只有 ，則 D1被 反偏截止 。 ? 當 A、 B均為高電平 ， D D2均導通，則輸出 Y=3=。 50 二極管或門的功能描述 （ 1）功能表 A B Y 0 0 0 1 1 0 1 1 0 1 1 1 A(V) B(V) Y(V) （ 2）真值表 （ 3）表達式 Y=A+B 功能描述 （ 4）工作波形（時序圖） A B Y 51 三極管非門（反相器） （ 1）功能表 A Y 0 1 1 0 A(V) Y(V) （ 2）真值表 電路結構和邏輯符號 工作原理與功能描述 （ 3）表達式 Y=A （ 4）工作波形（時序圖） A Y Vi VO R1 RC B C E T VCC +12V R2 VBB A Y VCL3V DCL 鉗位電路 ? 當 Vi=， T截止， DCL導通，輸出 VO ≈ （忽略 DCL 上的電壓降時）； ? 當 Vi=3V時， T飽和導通， DCL截止，輸出 VO=VCES=。 輸出與輸入波形有 180?的相位差，所以非 門也稱為 反相器 。 1 A Y 飽和導通 截止 52 復合邏輯門（與非門、或非門） ? 與非門由二極管與門和三極管非門復合而成。 A B Y 0 0 0 1 1 0 1 1 1 1 1 0 ① 真值表 ② 表達式 Y=A?B ③ 工作波形（時序圖） A B Y 與非門 amp。 A B Y ? 當 A、 B均為 高 電平（ ）時， DD2均導通，二極管與門的輸出為高電平（ ） ，經(jīng)三極管非門反相后，輸出為 低 電平（ ） ； ? 其他輸入組合條件下，二極管與門的輸出為低電平（ ），則輸出 VO為高電平（ ） 。 VBB VO R1 RC B C E T VCC +12V R2 Y VCL3V DCL R A B D1 D2 導通 飽和導通 53 或非門 ? 或非門由二極管或門和三極管非門復合而成。 A B F 0 0 0 1 1 0 1 1 1 0 0 0 ① 真值表 ② 表達式 F=A+B 或非門 ③ 工作波形（時序圖） A B F ?1 A B Y ? 只要 A或 B有一個 高 電平 （ ） ， 二極管或門的輸出就為高電平，經(jīng)三極管非門反相后，輸出為 低 電平； ? 只有全部輸入為 低 電平 （ ） ， D D2均導通，二極管或門的輸出才 為低電平 （ ）， T截止，輸出 VO為高電平（ ） 。 VBB VO R1 RC B C E T VCC +12V R2 F VCL3V DCL R A B D1 D2 導通 截止 飽和導通 54 正邏輯與負邏輯 負邏輯 H（高）電平 ? “ 0” L（低）電平 ?“ 1” 正邏輯 H（高）電平 ? “ 1” L（低）電平 ?“ 0” 某邏輯門功能表 A B Y 0 0 0 1 1 0 1 1 0 0 0 1 A B Y L L L L H L H L L H H H 正真值表 A B Y 1 1 1 0 0 1 0 0 1 1 1 0 負真值表 Y=AB ?正與 Y=A＋ B ?負或 正與 負或 正或 負與 ? 對同一個邏輯電路，分別使用正邏輯和負邏輯表示輸出與輸入之間的邏輯關系，其表達式互為對偶式。 ? 在分析數(shù)字電路時，必須事先規(guī)定是采用正邏輯還是負邏輯關系！ ?正邏輯和負邏輯 ——表示邏輯電路的輸入、輸出電壓的高電平和低電平的 2種不同形式。 55 數(shù)字集成電路的主要性能參數(shù) ? 直流電源電壓 ? 輸入 /輸出邏輯電平 ? 扇出系數(shù) ? 傳輸延遲時間 ? 功耗 內(nèi)容概要 56 器件的工作電源電壓 ?TTL集成電路的標準直流電源電壓為 5V，最低 ，最高 。 ?CMOS集成電路的標準直流電源電壓在 3~18V之間， 74系列CMOS集成電路有 5V和 。 CMOS集成電路的一個 優(yōu)點 是比 TTL集成電路的電源電壓允許范圍要寬（ 5V CMOS電路電源范圍為 2~6V， CMOS電路為 2~） ?與傳統(tǒng)邏輯器件不同，現(xiàn)代邏輯器件通常需要多個工作電源電壓 ? 內(nèi)核工作電源電壓 VCCINT——供內(nèi)核和輸入緩沖器工作的電壓，不同的器件其 VCCINT不同，有 、 、 、 ，或更低； ? 輸入輸出口驅(qū)動電源電壓 VCCIO ——供 I/O引腳工作的電源電壓， 通常小于等于 。 ?通常 VCCINT小于 VCCIO，有利于降低功耗。一般地，器件的集成度越高，其 VCCINT越低。 57 輸入 /輸出邏輯電平 ? TTL或 CMOS集成電路，其輸出高電平并不是理想的工作電源電壓 5V或 ；輸出低電平也不是理想的 0V電壓。 ? 數(shù)字集成電路有如下 4種不同的輸入 /輸出邏輯電平。標準 TTL電路有： ? 定義為邏輯 0的低電平輸入電壓范圍 VIL： 0~； ? 定義為邏輯 1的高電平輸入電壓范圍 VIH： 2~5V； ? 定義為邏輯 0的低電平輸出電壓范圍 VOL：不大于 ； ? 定義為邏輯 1的高電平輸出電壓范圍 VOH：不小于 。 邏輯 1(高電平 ) 無效電平 邏輯 0(低電平 ) 5V VIH 2V 0V VIL VIH,min VIL,max 邏輯 1(高電平 ) 無效電平 邏輯 0(低電平 ) 5V VOH 0V VOL VOH,min VOL,max 輸入電壓 輸出電壓 58 輸入 /輸出邏輯電平（續(xù)） ?5V CMOS電路則有： ? 定義為邏輯 0的低電平輸入電壓范圍 VIL： 0~； ? 定義為邏輯 1的高電平輸入電壓范圍 VIH： ~5V； ? 定義為邏輯 0的低電平輸出電壓范圍 VOL：不大于 ； ? 定義為邏輯 1的高電平輸出電壓范圍 VOH：不小于 。 ? 由于制造工藝上的離散性，同一型號的器件，輸出電平也不可能完全一樣。 ? 門電路輸出高、低電平的具體電壓值與所接的負載、環(huán)境溫度也有關系！ 59 邏輯信號傳輸延遲時間 ? 在集成門電路中，由于晶體管開關時間的影響，使得輸出與輸入之間存在信號的傳輸延遲。傳輸延遲越短，工作速度就越快，工作頻率越高。傳輸延遲是衡量門電路工作速度的重要指標。 ? 由于實際的信號波形有上升沿和下降沿之分，所以傳輸延遲時間 tpd是兩種變化情況反映的結果 ? 定義 tphl為輸出從 高 電平轉換到 低 電平時，輸入脈沖指定參考點與輸出脈沖指定參考點之間的時間； ? 定義 tplh為輸出從低電平轉換到高電平時，輸入脈沖指定參考點與輸出脈沖指定參考點之間的時間； ? 參考點選在輸入脈沖和輸出脈沖相應邊沿的 50%處。 Vm tphl tplh VI VO 2p lhp hlpdttt ??TTL門電路的 tpd為幾十 ns~ 幾百 ns 平均傳輸延遲時間 60 集成邏輯門電路的扇入系數(shù)與扇出系數(shù) ?扇入系數(shù)和扇出系數(shù)是反映門電路的輸入端數(shù)目和輸出驅(qū)動能力的指標。 ? 扇入系數(shù) ——一個門電路所能允許的輸入端個數(shù) ? 扇出系數(shù) ——一個門電路所能驅(qū)動的同類門電路的個數(shù) ? 扇出系數(shù)越大，門電路的帶負載能力越強 標準系列 TTL門電路的扇出系數(shù)一般為 10；其他系列如 74LS系列，一般為 20； CMOS門電路的扇出系數(shù)一般為 50。 IoL,max ,max 或 ? iH oH I I 扇出系數(shù) IiL IiH IoHmax amp。 amp。 負載門 驅(qū)動門 + _ VoH ViH _ + Low Low 輸出高電平 IiL IoLmax amp。 amp。 負載門 驅(qū)動門 + _ VoL ViL _ + High High 輸出低電平 驅(qū)動門與負載門之間的電壓、電流關系 61 集成邏輯門電路的功耗 ?功耗 是指門電路通電工作時所消耗的電功率。 PD=VCC? ICC ? 門電路在輸出高電平和輸出低電平時通過電源的電流（ ICCH和ICCL）是不同的，兩種情況下的功耗也不一樣 ? 一般求其平均值 ? 一般地， CMOS門電路的功耗較低，且與工作頻率有關，頻率越高功耗越大。其數(shù)量級為 ?W，因而 CMOS門電路廣泛應用于電池供電的便攜式產(chǎn)品中。 ? TTL門電路的功耗較高，且基本與工作頻率無關。其數(shù)量級為 mW。 ICCH VCC PD = 2 +ICCL ( ) 62 TTL集成門 TTL集成與非門 TTL與非門的電氣特性 TTL與非門的主要參數(shù) TTL其他類型門電路 TTL集成電路多余輸入端的處理 TTL集成電路的系列產(chǎn)品 內(nèi)容概要 63 TTL與非門 ?TTL集成電路是雙極型集成電路，其輸入端和輸出端都是由晶體三極管構成的電路，稱為 晶體管 晶體管邏輯 ，簡稱 TTL（ TransistorTransistor Logic）。 （ 1）輸入級 ——多發(fā)射極晶體管 T1和 R1——完成“與”功能 （ 2）中間級 ——T R2和 R3——完成“兩相驅(qū)動”功能 （ 3）輸出級 ——T T T R4和R5——完成“ 推拉輸出 ”功能 電路結構 ? 電路根據(jù) T5的工作狀態(tài)分為開態(tài)和關態(tài)： T5飽和 時輸出為VOL——開態(tài)（ On） ； T5截止 時輸出為 VOH——關態(tài)（ Off） 。 T1 T2 T3 T4 T5 R13K R2 360 R4 3K R5 100 B1 B2 IC2 IB1 A B Y Vi VO VCC +5V R3 720 TTL與非門電路 T4和 T5總是處于一只截止、另一只導通的狀態(tài) 64 TTL與非門工作原理（ 1/2） （ 1）關態(tài)