【文章內(nèi)容簡介】 ① 所有觸發(fā)器的時鐘控制端均由計數(shù)脈沖 CLK輸入 ， CLK的每一個觸發(fā)沿都會使所有的觸發(fā)器狀態(tài)更新 。 ② 應(yīng)控制觸發(fā)器的輸入端 ， 可將觸發(fā)器接成 T觸發(fā)器 。 當(dāng)?shù)臀徊幌蚋呶贿M(jìn)位時 ， 令高位觸發(fā)器的 T＝ 0，觸發(fā)器狀態(tài)保持不變； 當(dāng)?shù)臀幌蚋呶贿M(jìn)位時 ， 令高位觸發(fā)器的 T=1， 觸發(fā)器翻轉(zhuǎn) ， 計數(shù)加 1。 2022/4/13 39 4位同步二進(jìn)制加法計數(shù)器 T0=J0=K0=1 T1=J1=K1= Q0 T2=J2=K2= Q1Q0 T3=J3=K3= Q2Q1Q0 0123 C ?2022/4/13 40 4位二進(jìn)制加法計數(shù)器的狀態(tài)轉(zhuǎn)換表 CLK順序 Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0 狀態(tài)轉(zhuǎn)換圖 2022/4/13 41 4位同步二進(jìn)制加法計數(shù)器的時序圖 仿真 若計數(shù)脈沖頻率為 f0，則 Q0、 Q Q Q3端輸出脈沖的頻率依次為 f0的 1/ 1/ 1/ 1/16。因此又稱為分頻器。 2022/4/13 42 4位集成二進(jìn)制同步加法計數(shù)器 74LS161/163 預(yù)置數(shù)控制端 數(shù)據(jù)輸入端 異步復(fù)位端 工作狀態(tài)控制端 進(jìn)位輸出 (a)引腳排列圖 2022/4/13 43 4位同步二進(jìn)制計數(shù)器 74161功能表 74161具有異步清零和同步置數(shù)功能 . 2022/4/13 44 4位同步二進(jìn)制計數(shù)器 74163功能表 74163具有 同步清零和同步置數(shù) 功能 . 74LS163的引腳排列和 74LS161相同，不同之處是 74LS163采用同步清零方式。 2022/4/13 45 2． 同步二進(jìn)制減法計數(shù)器 （ 1） 設(shè)計思想： ① 所有觸發(fā)器的時鐘控制端均由計數(shù)脈沖 CLK輸入 ， CLK的每一個觸發(fā)沿都會使所有的觸發(fā)器狀態(tài)更新 。 ② 應(yīng)控制觸發(fā)器的輸入端 ， 可將觸發(fā)器接成 T觸發(fā)器 。 當(dāng)?shù)臀徊幌蚋呶唤栉粫r ， 令高位觸發(fā)器的 T＝ 0，觸發(fā)器狀態(tài)保持不變； 當(dāng)?shù)臀幌蚋呶唤栉粫r ， 令高位觸發(fā)器的 T=1， 觸發(fā)器翻轉(zhuǎn) ， 計數(shù)減 1。 2022/4/13 46 3． 同步二進(jìn)制減法計數(shù)器 4位同步二進(jìn)制減法計數(shù)器 39。39。39。39。 0123 B ?39。39。39。39。39。39。1012333012220111000QKJTKJTQKJTKJT????????????2022/4/13 47 4位二進(jìn)制減法計數(shù)器的狀態(tài)轉(zhuǎn)換表 CLK順序 Q3 Q2 Q1 Q0 0 0 0 0 0 1 1 1 1 1 2 1 1 1 0 3 1 1 0 1 4 1 1 0 0 5 1 0 1 1 6 1 0 1 0 7 1 0 0 1 8 1 0 0 0 9 0 1 1 1 10 0 1 1 0 11 0 1 0 1 12 0 1 0 0 13 0 0 1 1 14 0 0 1 0 15 0 0 0 1 16 0 0 0 0 2022/4/13 48 4位集成二進(jìn)制同步可逆計數(shù)器 74LS191 預(yù)置數(shù)控制端 使能端 加／減控制端 串行時鐘輸出 2022/4/13 49 4位同步二進(jìn)制可逆計數(shù)器 74LS191功能表 74LS191具有 異步置數(shù) 功能 . 2022/4/13 50 1 1 1 0 1 1 1 0 1 1 1 0 0 0 1 0 0 0 1 0 0 2022/4/13 51 雙時鐘加 /減計數(shù)器 74LS193 74LS193具有 異步清零和異步置數(shù) 功能 . 2022/4/13 52 同步十進(jìn)制計數(shù)器 同步十進(jìn)制加法計數(shù)器 :在同步二進(jìn)制加法計數(shù)器基礎(chǔ)上修改而來 . 同步十進(jìn)制加法計數(shù)器 74LS160與 74LS161邏輯圖和功能表均相同 ,所不同的是 74LS160是十進(jìn)制而 74LS161是十六進(jìn)制。 2022/4/13 53 同步十進(jìn)制可逆計數(shù)器也有單時鐘和雙時鐘兩種結(jié)構(gòu)形式。屬于單時鐘的有 74LS190等，屬于雙時鐘的有 74LS192等。 74LS190與 74LS191邏輯圖和功能表均相同； 74LS192與 74LS193邏輯圖和功能表均相同。 2022/4/13 54 異步計數(shù)器的計數(shù)脈沖沒有加到所有觸發(fā)器的CLK端 。 當(dāng)計數(shù)脈沖到來時 ， 各觸發(fā)器的翻轉(zhuǎn)時刻不同 。 分析時 ， 要特別注意各觸發(fā)器翻轉(zhuǎn)所對應(yīng)的有效時鐘條件 。 異步二進(jìn)制計數(shù)器是計數(shù)器中最基本最簡單的電路 ， 它一般由接成計數(shù)型的觸發(fā)器連接而成 ， 計數(shù)脈沖加到最低位觸發(fā)器的 CLK端 ， 低位觸發(fā)器的輸出 Q作為相鄰高位觸發(fā)器的時鐘脈沖 。 異步計數(shù)器 2022/4/13 55 1． 異步二進(jìn)制加法計數(shù)器 必須滿足二進(jìn)制加法原則：逢二進(jìn)一 （ 1+1=10，即 Q由 1→ 0時有進(jìn)位 。 ） 組成二進(jìn)制加法計數(shù)器時 ， 各觸發(fā)器應(yīng)當(dāng)滿足： ① 每輸入一個計數(shù)脈沖 ， 觸發(fā)器應(yīng)當(dāng)翻轉(zhuǎn)一次（ 即用 T′觸發(fā)器 ） ； ② 當(dāng)?shù)臀挥|發(fā)器由 1變?yōu)?0時 ， 應(yīng)輸出一個進(jìn)位信號加到相鄰高位觸發(fā)器的計數(shù)輸入端 。 2022/4/13 56 3位異步二進(jìn)制加法計數(shù)器 仿真 （ 1） JK觸發(fā)器構(gòu)成的 3位異步二進(jìn)制加法計數(shù)器（ 用 CLK脈沖下降沿觸發(fā) ） ① 電路組成 ② 工作原理 )(39。*:)(39。*:)(39。*:122301110000??????QFFQFFC L KFF2022/4/13 57 ③ 計數(shù)器的狀態(tài)轉(zhuǎn)換表 3位二進(jìn)制加法計數(shù)器狀態(tài)轉(zhuǎn)換表 CLK順序 Q2 Q1 Q0 等效十進(jìn)制數(shù) 0 0 0 0 0 1 0 0 1 1 2 0 1 0 2 3 0 1 1 3 4 1 0 0 4 5 1 0 1 5 6 1 1 0 6 7 1 1 1 7 8 0 0 0 0 2022/4/13 58 ④ 時序圖 3位二進(jìn)制加法計數(shù)器的時序圖 2022/4/13 59 ⑤ 狀態(tài)轉(zhuǎn)換圖 3位二進(jìn)制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖 圓圈內(nèi)表示 Q2Q1Q0的狀態(tài) 用箭頭表示狀態(tài)轉(zhuǎn)換的方向 2022/4/13 60 ⑥ 結(jié)論 如果計數(shù)器從 000狀態(tài)開始計數(shù)，在第八個計數(shù)脈沖輸入后，計數(shù)器又重新回到 000狀態(tài)，完成了一次計數(shù)循環(huán)。所以該計數(shù)器是 八進(jìn)制 加法計數(shù)器或稱為 模 8加法計數(shù)器。 如果計數(shù)脈沖 CLK的頻率為 f0，那么 Q0輸出波形的頻率為 1/2f0， Q1輸出波形的頻率為 1/4 f0， Q2輸出波形的頻率為 1/8 f0。這說明計數(shù)器除具有計數(shù)功能外，還具有 分頻 的功能。 2022/4/13 61 2． 異步二進(jìn)制減法計數(shù)器 必須滿足二進(jìn)制數(shù)的減法運算規(guī)則： 01不夠減 ，應(yīng)向相鄰高位借位 ， 即 101＝ 1。 組成二進(jìn)制減法計數(shù)器時 ， 各觸發(fā)器應(yīng)當(dāng)滿足： ① 每輸入一個計數(shù)脈沖