第2章組合邏輯電路(編輯修改稿)
2024-10-23 00:40 本頁面
【文章內(nèi)容簡介】 TTL系列門電路典型的傳輸延時為 。 HCT系列 CMOS門電路的傳輸延時為 7ns。AC系列 CMOS門電路的傳輸延時為 5ns。ALVC系列 CMOS門電路的傳輸延時為 3ns。 （ 插傳輸時間圖 ） 組合邏輯電路的分析 組合電路 ：輸出僅由輸入決定，與電路當(dāng)前狀態(tài)無關(guān)；電路結(jié)構(gòu)中 無 反饋環(huán)路（無記憶） 組合邏輯電路…………I 0I 1I n 1Y 0Y 1Y m 1… …輸入輸出???????????????),( ),(),(110111101111000nmmnnIIIfYIIIfYIIIfY????? 邏輯電路分析的任務(wù)是根據(jù)給出的邏輯電路圖 ,通過分析總結(jié)出它的邏輯功能。對原電路進(jìn)行改進(jìn)，尋求最佳方案。 ? 簡言之，邏輯電路分析就是已知電路圖，確定其功能。 ? 在產(chǎn)品仿制，設(shè)備維修時，邏輯電路分析過程顯得十分重要。 組合邏輯電路的分析方法 邏輯函數(shù)化簡的原則： 對任何一個電子系統(tǒng)，都是以成本低，可靠性高、速度快作為評價指標(biāo)。于是邏輯函數(shù)化簡，通常遵循的原則是： *邏輯電路所用的門數(shù)量最少，所用門的種類最少； *各個門的輸入端要少； *邏輯電路所用的級數(shù)要少； *邏輯電路所用的連線要少； ABCYamp。amp。amp。 amp。邏輯圖 邏輯表達(dá)式 1 1 最簡與或表達(dá)式 化簡 2 ABY ?1BCY ?2ACY ?31Y2Y3YY 2 ACBCABY ???從輸入到輸出逐級寫出 ACBCABYYYY 321 ??組合邏輯電路的分析步驟 A B C Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最簡與或表達(dá)式 3 真值表 ACBCABY ??? 3 4 電路的邏輯功能 當(dāng)輸入 A、 B、C中有 2個或 3個為 1時，輸出 Y為 1，否則輸出 Y為 0。所以這個電路實際上是一種3人表決用的組合電路：只要有 2票或 3票同意，表決就通過。 4 Y 3≥ 1≥ 111ABC YY 1Y 2≥ 1邏輯圖 BBACBABYYYYBYYYBAYCBAY?????????????????????????21321321邏輯表達(dá)式 例： BABBABBACBAY ???????最簡與或表達(dá)式 1 2 真值表 A B C Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111111100用與非門實現(xiàn) 電路的邏輯功能 最簡與或表達(dá)式 BABBABBACBAY ??????? 電路的輸出 Y只與輸入 A、 B有關(guān)，而與輸入 C無關(guān)。 Y和 A、 B的邏輯關(guān)系為： A、B中只要一個為 0，Y=1； A、 B全為 1時， Y=0。所以 Y和 A、 B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。 ABBAY ???ABCYamp。 3 4 5 ? 插入脈沖如輸入情況 P41 ? 邏輯電路設(shè)計又稱邏輯電路綜合 ,其任務(wù)是，根據(jù)給定的邏輯功能要求 ,求出邏輯函數(shù)表達(dá)式 ,然后用邏輯器件去實現(xiàn)所得邏輯函數(shù)。 ? 簡言之，邏輯電路設(shè)計就是按照功能要求設(shè)計出電路圖。 ? 邏輯電路設(shè)計實際就是產(chǎn)品開發(fā)一個重要環(huán)節(jié)。 組合邏輯電路的設(shè)計方法 組合邏輯電路的設(shè)計步驟 ? 一、進(jìn)行邏輯抽象。 ? ①分析事件的因果關(guān)系，確定輸入輸出變量。這一步是最關(guān)鍵，也是最困難的一步。②定義邏輯狀態(tài)的含義。③根據(jù)分析出來的因果關(guān)系列出邏輯真值表。
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1