【文章內容簡介】 第 4步，做出時間圖； 0 0 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 第 4章 同步時序邏輯電路 同步時序邏輯電路的分析 第 5步：功能說明；具有這種外部輸出形式的電路稱為； 節(jié)拍信號發(fā)生器 0 0 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 第 4章 同步時序邏輯電路 同步時序邏輯電路的分析 總結： 1. 時序邏輯電路的結構模型與分類； 2. 同步時序邏輯電路的 分析方法 ； 3. 同步時序邏輯電路的分析舉例： 認識 4種同步時序邏輯電路，他們是： 1） 可逆計數器， 分析方法 2） 序列檢測器 同步時序邏輯電路 3） 扭環(huán)計數器 同步時序邏輯電路 4） 節(jié)拍信號發(fā)生器 同步時序邏輯電路 以上同步時序邏輯電路在計算機組成原理、匯編語言、計算機接口技術、嵌入式計算機、硬件綜合課程設計的學習中非常重要。 第 4章 同步時序邏輯電路 同步時序邏輯電路的設計 同步時序邏輯電路的設計 根據邏輯功能的要求，設計同步時序邏輯電路。 同步時序邏輯電路的設計過程與同步時序邏輯電路分析的過程相反。 同步時序邏輯電路設計的 一般步驟 如下： 第 1步，根據邏輯功能要求，作出 原始狀態(tài)圖和原始狀態(tài)表。 同步時序邏輯電路的邏輯功能是用文字敘述的。第一步要根據文字要求 把電路的外部輸入、外部輸出及狀態(tài)轉移關系用狀態(tài)圖和狀態(tài)表表示出來。 最重要的是： 所得到的狀態(tài)圖和狀態(tài)表應當滿足題目要求。在第一步中建立的狀態(tài)圖和狀態(tài)表中可能包含多余的狀態(tài)，因此，這種狀態(tài)圖和狀態(tài)表稱為是 原始狀態(tài)圖和原始狀態(tài)表。 第 4章 同步時序邏輯電路 同步時序邏輯電路的設計 第 2步，狀態(tài)化簡。 狀態(tài)化簡是對原始狀態(tài)表進行狀態(tài)化簡， 目的是消去多余狀態(tài) 。消去多余狀態(tài)后的狀態(tài)表稱為 最小化狀態(tài)表 。 第 3步，狀態(tài)編碼。 把 最小化狀態(tài)表中用字母或者文字標注的每一個狀態(tài)用二進制代碼表示，稱為對最小化狀態(tài)表進行狀態(tài)編碼 。把狀態(tài)編碼代入到最小化狀態(tài)表中，這個最小化狀態(tài)表稱為二進制狀態(tài)表。 第 4步，求出激勵函數和輸出函數表達式。 1） 確定使用觸發(fā)器 ， 做出激勵函數和輸出函數真值表 。 2）根據激勵函數和輸出函數真值表 做出激勵函數和輸出函數卡諾圖 。根據卡諾圖 求出激勵函數和輸出函數表達式 。 第 4章 同步時序邏輯電路 同步時序邏輯電路的設計 第 5步， 畫出同步時序邏輯電路圖 。 一般來說，同步時序邏輯電路設計是一個比較復雜的過程。 由于實現一個相同的同步時序邏輯電路的邏輯功能可以有多種電路方案進行選擇，因此，設計同步時序邏輯電路時，一般需要經過多種電路比較才能得到比較完善的設計方案。 同步時序邏輯電路的設計按以上 5個步驟進行，但對于某些電路的設計，例如 設計計數器電路 ，可以省去其中的一、兩個設計步驟。 第 4章 同步時序邏輯電路 同步時序邏輯電路的設計 建立原始狀態(tài)圖和狀態(tài)表 狀態(tài)圖和狀態(tài)表能夠表達同步時序邏輯電路狀態(tài)轉移的特性，因此也成為設計同步時序邏輯電路的工具 。 同步時序邏輯電路的其他設計步驟都是在狀態(tài)圖和狀態(tài)表的基礎上進行的。 在建立原始狀態(tài)圖和狀態(tài)表之前，一定要理解題目的邏輯功能要求。 首先全面分析所設計同步時序邏輯電路的工作情況，明確其輸入條件 和 輸出要求 ，特別是由輸入引起的 電路狀態(tài)轉移 之間的關系。 如果建立的原始狀態(tài)圖和原始狀態(tài)表不能正確地表達設計要求，那么設計出來的電路是不正確的。 第 4章 同步時序邏輯電路 同步時序邏輯電路的設計 1） 如果設計序列檢測器同步時序邏輯電路，一般是先建立原始 狀態(tài)圖 ，再畫出它的 狀態(tài)表 ，因為在建立某個序列檢測器的原始狀態(tài)圖時，它的狀態(tài)轉移規(guī)律和使用的狀態(tài)數目是不可知的。 2） 如果設計計數器同步時序邏輯電路，則可以直接畫出它的 狀態(tài)表 ，因為建立某個計數器的原始狀態(tài)表時，它的狀態(tài)轉移規(guī)律和使用的狀態(tài)數目是可知的。 建立原始狀態(tài)圖的一般過程是 ： 1）假定一個初始狀態(tài)，從該初始狀態(tài)開始，每當有一個外部輸入時， 用一個次態(tài)記載該輸入 ，并標出相應的外部輸出。次態(tài)： （ 1）次態(tài)可能是新增加的一個狀態(tài)，（ 2）也可能是原始狀態(tài)圖中已有的另一個狀態(tài)，（ 3）或者是現態(tài)本身。 2）第二個外部輸入，使用上述方法， 在建立原始狀態(tài)圖時，狀態(tài)的名字可以使用任意字母或數字表示。 第 4章 同步時序邏輯電路 同步時序邏輯電路的設計 例 45 假設某同步時序邏輯電路的外部輸入 x為二進制代碼，輸出為 Z。當外部輸入二進制代碼序列為“ 010”時，外部輸出 Z為“ 1”，否則 Z為“ 0”。試做出該電路的 Mealy型和Moore型原始狀態(tài)圖及狀態(tài)表。 解：該電路的功能是檢測外部輸入中的“ 010” 序列。 原始狀態(tài)圖： 一旦外部輸入序列輸入一個“ 0”，就要把它記載下來，因為這個“ 0” 可能是“ 010”序列的第一個“ 0” 。 緊接著下一個輸入是否為“ 1”，因為“ 01”是外部輸入“ 010”序列的前二位。其后如果再輸入一個“ 0”，外部輸出就應為“ 1”，因為輸入了一個“ 010”序列。 根據以上分析：電路必須記住外部輸入二進制代碼中的“ 0”、“ 01”、“ 010”這 3種輸入情況。每一種輸入情況應當用一個狀態(tài)記載下來。同時，外部輸出用 Z表示。 建立原始狀態(tài)圖和狀態(tài)表舉例： 第 4章 同步時序邏輯電路 同步時序邏輯電路的設計 根據題意， 假設 外部輸入 x的序列和相應的外部輸出 Z如下： 外部輸入 x： 0 0 1 0 0 0 1 0 1 0 1 1 外部輸出 Z： 0 0 0 1 0 0 0 1 0 1 0 0 在建立原始狀態(tài)圖和狀態(tài)表之前，并不知道實現上述邏輯功能的同步時序邏輯電路需要多少個狀態(tài)，可以指定某個狀態(tài)為初始狀態(tài)，在這里用 A、 B等表示電路的不同狀態(tài)。根據外部輸入“ 0”或者“ 1”確定次態(tài)，直到所有現態(tài)到次態(tài)的轉移都被確定。 第 4章 同步時序邏輯電路 同步時序邏輯電路的設計 1） 作 Mealy型原始狀態(tài)圖 設：電路的初始狀態(tài)設為A， （ 1）當外部輸入 x為“ 1”時，電路次態(tài)仍為狀態(tài) A，即外部輸入 x為“ 1”時次態(tài)仍為狀態(tài) A，它的作用是把輸入的“ 1”過濾掉。 （ 2）當外部輸入 x為“ 0”時，新增加一個狀態(tài) B，電路從狀態(tài) A轉移到狀態(tài) B。它的作用是記載外部輸入序列中的第一位代碼“ 0”。 第 4章 同步時序邏輯電路 同步時序邏輯電路的設計 若電路處于狀態(tài) B，它接收輸入“ 010”的第二位代碼。 （ 1）如果外部輸入 x為“ 1”時，新增加一個狀態(tài) C，電路從狀態(tài) B轉移到狀態(tài) C，它的作用是記載外部輸入序列中的第二位代碼“ 1”。 （ 2）如果外部輸入 x為“ 0”時，電路次態(tài)仍為狀態(tài)B。因為它可能是 010序列開始的第一位代碼“ 0”。 第 4章 同步時序邏輯電路 同步時序邏輯電路的設計 若電路處于狀態(tài) C，它接收輸入“ 010”的第三位代碼。 （ 1）如果外部輸入 x為“ 0”，它是被識別的序列“ 010”的第三位代碼，新增加的一個狀態(tài) D，它的作用是記載外部輸入序列中的第三位代碼“ 0”。電路從狀態(tài) C轉移到新的狀態(tài) D，外部輸出 Z為“ 1”。 （ 2）如果外部輸入 x為“ 1”時，由于輸入序列“ 011”并不是需要接收的序列，因而電路從狀態(tài) C轉移到狀態(tài) A，以便重新開始接收“ 010”序列。 第 4章 同步時序邏輯電路 同步時序邏輯電路的設計 若電路處于狀態(tài) D， （ 1）如果外部輸入 x為“ 0”時，它可能是下一個輸入序列“ 010”的第一位代碼“ 0”，因而電路從狀態(tài) D轉移到狀態(tài) B。 （ 2）如果外部輸入“ 1”時，它可能是下一個輸入序列“ 010”的第二個“ 1”，即“ 01”是下一個輸入序列010的一部分，電路狀態(tài)從狀態(tài) D轉移到狀態(tài) C。到此為止，建立了原始狀態(tài)圖。 第 4章 同步時序邏輯電路 同步時序邏輯電路的設計 2） 作 Moore型原始狀態(tài)圖 Moore型原始狀態(tài)圖與 Mealy型原始狀態(tài)圖基本相同，不同的是在 Moore型原始狀態(tài)圖中，外部輸出標在狀態(tài)中。 第 4章 同步時序邏輯電路 同步時序邏輯電路的設計 建立原始狀態(tài)圖要 保證正確 對于初學者可能有些困難。解