【文章內(nèi)容簡介】 用，計數(shù)器處于計數(shù)或保持工作狀態(tài)）兩種情況。 （1）用同步清零端或同步置數(shù)端構(gòu)成N進(jìn)制計數(shù)器首先寫出狀態(tài)SN1的二進(jìn)制代碼，再寫出歸零邏輯式，進(jìn)而連成電路。例：74163構(gòu)成12進(jìn)制計數(shù)器。74163是同步計數(shù)器。其中，為同步清零端（低電平有效）、為同步并行置數(shù)端（低電平有效），=＝CTP＝CTT＝1時計數(shù)、＝＝CTP﹒CTT＝0時保持（進(jìn)位輸出CO有所區(qū)別）。74163邏輯邏輯功能輸 入輸 出注 CTP CTT CP D0 D1 D2 D3CO0 ↑ 1 0 ↑ d0 d1 d2 d31 0 ↑ d0 d1 d2 d31 0 d0 d1 d2 d31 0 d0 d1 d2 d30 0 0 0d0 d1 d2 d3計 數(shù)保 持保 持00清零置數(shù)計數(shù)保持保持S121=S11的二進(jìn)制代碼為1011，歸零邏輯式為或，其中，為計數(shù)器處于SN1狀態(tài)時狀態(tài)為1的各觸發(fā)器Q的乘積。電路如下：（2）用異步清零端或異步置數(shù)端構(gòu)成N進(jìn)制計數(shù)器首先寫出狀態(tài)SN的二進(jìn)制代碼，再寫出歸零邏輯式，進(jìn)而連成電路。例：74197構(gòu)成12進(jìn)制計數(shù)器。74197是二—八—十六進(jìn)制異步計數(shù)器（由CP0、CP1不同的連接方法決定）。其中，CP1接Q0、CP0作為時鐘脈沖端時，74197位16進(jìn)制計數(shù)器。74197邏輯邏輯功能輸 入輸 出注 CT/ CP D0 D1 D2 D30 1 0 d0 d1 d2 d3 1 1 ↓ 0 0 0 0d0 d1 d2 d3計 數(shù)清零置數(shù)計數(shù)為異步清零端（低電平有效）、CT/為計數(shù)置數(shù)控制端（CT/=0時異步置數(shù)、CT/=1時計數(shù)）。S12的二進(jìn)制代碼為1100，歸零邏輯式為獲。電路如下：（3）用異步清零端、同步置數(shù)端構(gòu)成N進(jìn)制計數(shù)器分別寫出SN、SN1的二進(jìn)制代碼，再寫出歸零邏輯式，進(jìn)而連成電路。例：74161構(gòu)成12進(jìn)制計數(shù)器。74161是十六進(jìn)制異步計數(shù)器，采用異步清零、同步置數(shù)工作方式。為異步清零端（低電平有效）、為同步置數(shù)端（低電平有效）。S12的二進(jìn)制代碼為1100，歸零邏輯式為S11的二進(jìn)制代碼為1011，歸零邏輯式為輸 入輸 出注 CTP CTT CP D0 D1 D2 D3CO0 1 0 ↑ d0 d1 d2 d31 0 ↑ d0 d1 d2 d31 0 d0 d1 d2 d31 0 d0 d1 d2 d30 0 0 0d0 d1 d2 d3計 數(shù)保 持保 持00清零置數(shù)計數(shù)保持保持電路如下：（4）進(jìn)一步提高歸零可靠性的辦法在上述兩種清零方式中，但清零端或置數(shù)端時間較短（瞬間完成），可能會造成個別觸發(fā)器來不及清零，造成邏輯混亂。為此，增加基本RS觸發(fā)器來延長清零時間，以保證可靠清零。例：74161構(gòu)成12進(jìn)制計數(shù)器。GG2構(gòu)成基本RS觸發(fā)器。當(dāng)歸零信號G＝1時，無論CP如何，均有＝0、＝1，對計數(shù)無影響；當(dāng)歸零信號G＝0時，CP上升沿后CP＝1期間，立即有＝＝0，計數(shù)器處于零狀態(tài)，并且＝＝0會一直保持到CP下降沿到來——保證有足夠的置零時間。5．計數(shù)器的擴(kuò)展將多個計數(shù)器連接，可擴(kuò)大計數(shù)容量：把一個N1進(jìn)制和N2進(jìn)制計數(shù)器連接，可獲得N＝N1N2進(jìn)制計數(shù)器。五、寄存器用來存放數(shù)據(jù)的部件。觸發(fā)器可存放1位二進(jìn)制數(shù)，寄存器則是將多個觸發(fā)器聯(lián)接起來，以存放多位二進(jìn)制數(shù)據(jù)。因為計算機(jī)等存儲器內(nèi)部存儲的都是一系列二進(jìn)制數(shù)——實為各種符號（如字母、數(shù)字、漢字等）的代碼。寄存器大多由D觸發(fā)器構(gòu)成，跟據(jù)工作情況，分為數(shù)碼寄存器移位寄存器兩大類?；炯拇嫫鳎?）數(shù)碼寄存器一次完成清零、寄存工作。如圖所示為4位寄存器。 待存數(shù)據(jù)自D3D2D1D0端輸入，積存控制端的高脈沖控制寄存器完成寄存工作——單拍寄存。 無論寄存器中原來是否存有數(shù)據(jù)，新數(shù)據(jù)將其充走。D3D2D1D0撤出后，數(shù)據(jù)仍存儲在寄存器中，可由Q3Q2Q1Q0端取出得到所存儲的數(shù)據(jù)。這種工作方式稱為并行輸入—并行輸出方式。（2）集成鎖存（寄存）器（1）雙4位鎖存器74116為清0端，、為送數(shù)控制端，DDDD0為送數(shù)端。邏輯功能表輸 入輸 出說 明 + D3 D2 D1 D0 0 1 0 d3 d2 d1 d01 1 0 0 0 0d3 d2 d1 d0保 持清 0送 數(shù)保 持（2）44寄存器陣列74170內(nèi)部可存放4個字WW、WW0——從DDDD0端（送數(shù)）寫入（Write），每個字長為4位——從QQQQ0（讀數(shù)）讀出（Read）。容量為44＝16bits為寫入控制端，AWAW0為寫入地址端；為讀出控制端，ARAR0為讀出地址端。為清0端，、為送數(shù)控制端，DDDD0為送數(shù)端。邏輯功能表控 制D3D2D1D0端數(shù)據(jù)d3 d2 d1 d0寫入數(shù)據(jù)輸出說 明AW1 AW0 AR1 AR0 0 0 00 1 01 0 01 1 0 1 1 1 1 1 1寫入W0寫入W1寫入W2寫入W3保 持?jǐn)?shù)據(jù)寫入W0數(shù)據(jù)寫入W1數(shù)據(jù)寫入W2數(shù)據(jù)寫入W3寫入被禁止 1 1 1 1 10 0 00 1 01 0 01 1 0 1W0