基于matlab的時序邏輯電路設(shè)計與仿真(編輯修改稿)
2024-07-23 17:39 本頁面
【文章內(nèi)容簡介】 是什么狀態(tài)，都會立即變?yōu)榈碗娖?，且一直穩(wěn)定地輸出低電平。 鎖存器鎖存器是一種對脈沖電平敏感的存儲單元電路，它們可以在特定輸入脈沖電平作用下改變狀態(tài)。輸出端的狀態(tài)不會隨輸入端的狀態(tài)變化而變化，只有在有鎖存信號時輸入的狀態(tài)被保存到輸出，直到下一個鎖存信號。通常只有0和1兩個值。 SR基本鎖存器真值表SR狀態(tài)00維持01Q=010Q=111Q=!Q=0 基本SR鎖存器 觸發(fā)器觸發(fā)器（Flip Flop）是一種可以存儲電路狀態(tài)的電子元件。最簡單的是由兩個或非門，兩個輸入端和兩個輸出端組成的RS觸發(fā)器（見圖）。復(fù)雜一些的有帶時鐘（CLK）段和D（Data）端，在CLK端為高電平時跟隨D端狀態(tài)，而在CLK端變?yōu)榈碗娖降乃查g鎖存信號的D觸發(fā)器。更常用的是兩個簡單D觸發(fā)器級聯(lián)而成的在時鐘下跳沿所存信號的邊緣D觸發(fā)器，廣泛應(yīng)用于計數(shù)器、運算器、存儲器等電子部件。常見的還有JK觸發(fā)器和T觸發(fā)器。1. SR觸發(fā)器SR觸發(fā)器基本表示及狀態(tài)圖和真值表見下。 SR觸發(fā)器邏輯符號 SR觸發(fā)器狀態(tài)圖 SR觸發(fā)器真值表SRCPQnQn+100↑0000↑1101↑0001↑1010↑0110↑11，這是SR觸發(fā)器滿足的基本條件。2. D觸發(fā)器D觸發(fā)器基本表示及狀態(tài)圖和真值表見下。其中。 D觸發(fā)器邏輯符號 D觸發(fā)器狀態(tài)圖 D觸發(fā)器真值表DQnQn+10000101011113. JK觸發(fā)器JK觸發(fā)器基本表示及狀態(tài)圖和真值表見下。 JK觸發(fā)器邏輯符號 JK觸發(fā)器狀態(tài)圖 JK觸發(fā)器真值表JKCPQnQn+100↑0000↑1101↑0001↑1010↑0110↑1111↑0111↑10 時序邏輯電路設(shè)計 移位寄存器移位寄存器：不但可以寄存數(shù)碼，在移位脈沖作用下，寄存器中的數(shù)碼還可根據(jù)需要向左或向右移動。1．基本（單向）移位寄存器（1）右移寄存器（D觸發(fā)器組成的4位右移寄存器）結(jié)構(gòu)特點：左邊觸發(fā)器的輸出端接右鄰觸發(fā)器的輸入端。 右移寄存器邏輯圖 右移寄存器狀態(tài)圖2. 雙向移位寄存器將右移寄存器和左移寄存器組合起來，并引入一控制端S便構(gòu)成既可左移又可右移的雙向移位寄存器。 雙向移位寄存器邏輯圖 扭環(huán)計數(shù)器扭環(huán)計數(shù)器可以進(jìn)一步提高電路狀態(tài)的利用率，有效循環(huán)中的狀態(tài)數(shù)提高至8個，但電路仍無法自啟動。 基本扭環(huán)計數(shù)器，電路工作原理如下。 改進(jìn)型扭環(huán)計數(shù)器（1）寫方程式。驅(qū)動方程：將驅(qū)動方程代入D觸發(fā)器的特性方程，得到扭環(huán)計數(shù)器的狀態(tài)方程。狀態(tài)方程：（2）列狀態(tài)轉(zhuǎn)換真值表，畫出狀態(tài)轉(zhuǎn)換圖。設(shè)扭環(huán)計數(shù)器現(xiàn)態(tài)=0000，代入狀態(tài)方程進(jìn)行推導(dǎo)。 環(huán)形計數(shù)器狀態(tài)轉(zhuǎn)換真值表計數(shù)脈沖 序號現(xiàn)態(tài)次態(tài)1000000012000100113001101114011111115111111106111011007110010008100000009001000011001001001110101101112011011011310010010141010000015101101101611011010根據(jù)狀態(tài)轉(zhuǎn)換真值表，畫出狀態(tài)轉(zhuǎn)換圖。 改進(jìn)型扭環(huán)計數(shù)器狀態(tài)轉(zhuǎn)換圖（3）檢查電路自啟動能力。經(jīng)檢查，該電路能夠自啟動。（4）畫出電路時序圖。 改進(jìn)型扭環(huán)計數(shù)器時序圖（5）電路邏輯功能說明。由以上分析，4位扭環(huán)計數(shù)器有效循環(huán)有8種狀態(tài)，可計8個數(shù)。扭環(huán)計數(shù)器的優(yōu)點是每次狀態(tài)變化只有一個觸發(fā)器翻轉(zhuǎn)，譯碼器不存在競爭冒險現(xiàn)象，電路比較簡單。缺點是電路狀態(tài)利用率仍然不高。3 基于MATLAB的組合邏輯電路設(shè)計這個設(shè)計中使用基本RS觸發(fā)器構(gòu)造一個2為并行寄存器。所謂并行寄存器就是能夠同時存儲幾個數(shù)據(jù)源數(shù)據(jù)的寄存器。（1） RS觸發(fā)器功能介紹SIMULINK中提供了基本RS觸發(fā)器模塊。首先運行MATLAB中運行Simulink,然后新建一個模型，將RS觸發(fā)器的模塊添加到模型中，RS觸發(fā)器位置是：Simulink ExtrasFlip FlopsSR 。然后在這個模塊上右擊鼠標(biāo)，單擊彈出菜單中的“Look Under Mask”（查看下封裝下的電路）命令，可以看到這個模塊內(nèi)部電路。設(shè)計一個2位并行寄存器需要兩個RS觸發(fā)器，而且需要這個寄存器下在一個始終的激勵下，先從輸入端讀入數(shù)據(jù)，并存儲一段時間，然后在下個周期將信號輸出，同時讀入新的信號。這將需要將時鐘源信號作為輸入信號的控制端，同時由于輸入信號RS不能同時為1，所以最好將它們通過一個非門聯(lián)系起來，使得它們永遠(yuǎn)分開為高定平。
物理相關(guān)推薦
鄂ICP備17016276號-1