【文章內(nèi)容簡介】 ● 集成觸發(fā)器 觸發(fā)器使用中的幾個(gè)問題 觸發(fā)器邏輯功能的轉(zhuǎn)換 觸發(fā)器邏輯功能轉(zhuǎn)換示意圖 : 轉(zhuǎn)換 電路 已有 觸發(fā)器 A B X Y Q Q CP 將已有觸發(fā)器轉(zhuǎn)換 為所需觸發(fā)器的功 能 ,實(shí)際上是求 轉(zhuǎn)換 電路 ,即求轉(zhuǎn)換電路 的 函數(shù)表達(dá)式 : X=f1(A,B,Qn) Y=f2(A,B,Qn) 1. 代數(shù)法 通過 比較 已有觸發(fā)器和待求觸發(fā)器的特性方程 , 求轉(zhuǎn)換 電路的函數(shù)表達(dá)式 . 例 : 把 JK觸發(fā)器轉(zhuǎn)換為 D觸發(fā)器 . 解 : 已有 JK觸發(fā)器的特性方程為 : Qn+1=JQn+KQn 待求 D觸發(fā)器的特性方程為 : Qn+1=D 為求出轉(zhuǎn)換電路的函數(shù)表達(dá)式 ,可將 D觸發(fā)器的特性方程轉(zhuǎn)換為 : Qn+1=D=D(Qn+Qn)=DQn+DQn 比較 JK觸發(fā)器的特性方程 ,可得 : J=D K=D 1J C1 1K Q Q 1 CLK D 例 : 將 JK觸發(fā)器轉(zhuǎn)換為 T觸發(fā)器 . T Qn Qn+1 0 0 0 0 1 1 1 0 1 1 1 0 T觸發(fā)器特性表 1T C1 Q Q T CLK 邏輯符號(hào) T觸發(fā)器的特性 歸納為 : T=0 保持 T=1 翻轉(zhuǎn) T觸發(fā)器的特性方程 : Qn+1=TQn+TQn T觸發(fā)器的特性方程 : Qn+1=TQn+TQn 將上式和 JK觸發(fā)器特性方程 Qn+1=JQn+KQn 比較 ,可得 J=K=T 1J C1 1K Q Q CLK T 注意 ：在這個(gè)電路中，由于采用的是 下降邊沿 JK觸發(fā)器，所以得到的 T觸發(fā)器也是 下降邊沿 的。 如果 T=1,則該觸發(fā)器在 CLK控制下只具有翻轉(zhuǎn)功能 ,我們 把它稱為 T39。觸發(fā)器 .即有 Qn+1=Qn 2. 圖表法 例 : 把 RS觸發(fā)器轉(zhuǎn)換為 JK觸發(fā)器 . ① 首先列出 JK觸發(fā)器的特性表 。 J K Qn Qn+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 ② 根據(jù) RS觸發(fā)器的特性 ,列 出當(dāng)滿足 JK觸發(fā)器特性時(shí) S、 R端應(yīng)加的信號(hào) 。 S R 0 0 0 0 1 1 0 0 1 0 0 1 ③ 寫出下列兩個(gè)表達(dá)式 : S=f1（ J， K， Qn） R=f2（ J， K， Qn） KQn J 00 01 11 10 0 1 0 0 0 1 0 1 KQn J 00 01 11 10 0 1 S=JQn 0 1 0 0 1 0 R=KQn 轉(zhuǎn)換電路圖 例：試用 D觸發(fā)器和四選一 MUX構(gòu)成一個(gè)多功能觸 發(fā)器，其功能如下表所示。表中 L、 T為控制變量， N為數(shù)據(jù)輸入變量。 1S C1 1R Q Q amp。 amp。 J K Q Q CLK S=JQn R=KQn L T N Qn+1 0 0 Qn 0 1 Qn 1 0 N N 1 1 N N 解 ：① 列表； ② 設(shè) L、 T為 MUX的地址 變量， 求 MUX 的數(shù)據(jù) 端輸入信號(hào)； ③ 畫邏輯圖。 1D C1 Q Q CLK 0 1 2 3 0 1 } G 0 3 N L T N L T N Qn+1 0 0 Qn 0 1 Qn 1 0 N N 1 1 N N D Qn Qn N N LT N 00 01 11 10 0 1 Qn Qn Qn Qn 1 0 0 1 D0=Qn D1=Qn D3=N D2=N 觸發(fā)器的脈沖工作特性 觸發(fā)器的脈沖工作特性 : 指為了保證觸發(fā)器可靠的動(dòng)作，而對時(shí)鐘脈沖、輸入信號(hào)以及它們之間的時(shí)間關(guān)系所提出的要求。 1. 輸入信號(hào)的建立時(shí)間和保持時(shí)間 （ 1）建立時(shí)間 為使觸發(fā)器做好觸發(fā)準(zhǔn)備，要求輸入信號(hào)在時(shí)鐘脈沖的邊沿到來之前，提前一段時(shí)間到來，提前的這段時(shí)間叫建立時(shí)間，用 tset表示。 （ 2）保持時(shí)間 為了保證觸發(fā)器可靠翻轉(zhuǎn)，在時(shí)鐘脈沖到達(dá)后，輸入信號(hào)必須維持一段時(shí)間不變。這段時(shí)間稱為保持時(shí)間，用th表示。 2. 觸發(fā)器的傳輸延遲時(shí)間 從時(shí)鐘脈沖邊沿到達(dá)到觸發(fā)器的新狀態(tài)穩(wěn)定建立起來，所需要的時(shí)間叫做 傳輸延遲時(shí)間 。 tPHL表示輸出端由高電平變?yōu)榈碗娖降膫鬏斞舆t時(shí)間 tPLH表示輸出端由低電平變?yōu)楦唠娖降膫鬏斞舆t時(shí)間 3. 觸發(fā)器的最高時(shí)鐘頻率 在保證觸發(fā)器可靠翻轉(zhuǎn)的條件下， 所允許的時(shí)鐘頻率有一個(gè)上限值 （最高頻率） ，該上限值即為 觸發(fā)器的最高時(shí)鐘頻率 ，用 fmax表示。 4. 脈沖寬度 為保證時(shí)序邏輯電路能夠正常穩(wěn)定地工作，要求輸入信號(hào)的脈沖寬度大于 最小脈沖寬度 （ tw） 5. 功耗 數(shù)字電路的功耗是指它的總功率消耗， 根據(jù)該參數(shù)可以確定所需直流電源的輸出容量。 在＋ 5V直流電源上工作的一個(gè) D觸發(fā)器，如果流經(jīng)它的電流是 5mA，那么功耗就是 P=VCC ICC=5V 5mA=25mW 例： 如果該數(shù)字系統(tǒng)也工作在＋ 5V的直流電源上，那么電源必須提供的電流量為 250 505mWI m AV??假設(shè)某數(shù)字系統(tǒng)總共需要 10個(gè)觸發(fā)器，并且每一個(gè)觸發(fā)器都耗用 25mW的功率，則總功率需求是 PT=10 25mW＝ 250mW 說明直流電源所需要的輸出容量是 250mW。 觸發(fā)器的合理選用 1. 從邏輯功能來選擇觸發(fā)器 如果要將輸入信號(hào)存入到觸發(fā)器中，則選擇 D觸發(fā)器 。 如果需要一個(gè)輸入信號(hào)，且要求觸發(fā)器具有翻轉(zhuǎn)和保持的功能，則選擇 T 觸發(fā)器 。 如果只需要翻轉(zhuǎn)功能，則選用 T39。觸發(fā)器 。 如果需要兩個(gè)輸入信號(hào)，要求觸發(fā)器具有置 0、置 保持、翻轉(zhuǎn)功能，則選用 JK 觸發(fā)器 。 TTL觸發(fā)器 的速度較快。 CMOS 觸發(fā)器 的優(yōu)點(diǎn)是功耗低和抗干擾能力強(qiáng)。 3. 從制造工藝來選擇觸發(fā)器 2. 從電路結(jié)構(gòu)形式來選擇觸發(fā)器 如果觸發(fā)器只用作寄存一位二值信號(hào)，則可以選用 門控鎖存器 ，這種器件電路簡單、價(jià)格低廉。 如果輸入信號(hào)不夠穩(wěn)定或易受干擾，則選用 邊沿觸發(fā)器 ；可以避免空翻現(xiàn)象的發(fā)生，提高電路的可靠性。 觸發(fā)器使用的注意事項(xiàng) （ 1）集成觸發(fā)器中一般都設(shè)有異步置 0 和置 1端，可以利用它們給觸發(fā)器設(shè)定初始狀態(tài)。 （ 2）每一片集成觸發(fā)器都有且只有一個(gè)公共的電源和地，若電路輸入信號(hào) 1 則和電源相連，若輸入信號(hào) 0 則和地相連。 （ 3）在使用觸發(fā)器時(shí)，應(yīng)當(dāng)注意其脈沖工作特性，時(shí)鐘脈沖輸入和信號(hào)輸入在作用時(shí)間上要很好地配合，否則就不肯能可靠地工作。 （ 4）一個(gè)集成電路中可能集成了一個(gè)或幾個(gè)觸發(fā)器，它們之間是相互獨(dú)立的，可以單獨(dú)使用。 觸發(fā)器應(yīng)用舉例 1．消顫開關(guān) S R Y Vcc amp。 amp。 Vcc R R Y R S 補(bǔ)充： 按鍵式開關(guān)的防抖動(dòng)電路 2. 單脈沖發(fā)生器 1D C1 Q Q d CLK 1D C1 Q Q amp。 Q1 Q2 Y CLK d Q1 Q2 Y tw Tc 時(shí)序邏輯電路的分析與設(shè)計(jì) 時(shí)序邏輯電路的分析方法 分析目的 : 所謂分析，就是由給定電路，來找出電路的 功能 。對時(shí)序邏輯電路而言，本質(zhì)上是求 電路在不同的外部輸入和當(dāng)前狀態(tài)條件下的輸出情況和狀態(tài)轉(zhuǎn)換規(guī)律 . 同步 時(shí)序邏輯電路和 異步 時(shí)序邏輯電路有不同的分析方法。 同步 時(shí)序邏輯電路的分析 由于在同步時(shí)序電路中，各觸發(fā)器的動(dòng)作變化是在 CLK脈沖作用下 同時(shí) 發(fā)生的，因此，在同步電路的分析 中 ,只要知道了在 當(dāng)前狀態(tài)下各觸發(fā)器的輸入 （即 驅(qū)動(dòng)信 號(hào) ） ,就能根據(jù)觸發(fā)器的 特性方程 ,求得電路的 下一個(gè)狀態(tài) , 最終找到電路的 狀態(tài)轉(zhuǎn)換規(guī)律 。 (3) 根據(jù) 狀態(tài)方程 和 輸出方程 ,列出 狀態(tài)表 。 (4) 根據(jù) 狀態(tài)表 畫出 狀態(tài)圖 或 時(shí)序圖 。 (5) 由 狀態(tài)表 或 狀態(tài)圖 (或 時(shí)序圖 )說明電路的 邏輯功能 . 分析步驟 : (1)列出時(shí)序電路的 輸出方程 和 驅(qū)動(dòng)方程 (即該時(shí)序電路中組合電路部分 的邏輯函數(shù)表達(dá)式 )。 (2) 將上一步所得的 驅(qū)動(dòng)方程 代入觸發(fā)器的 特性方程 ,導(dǎo)出 電路的 狀態(tài)方程 。 例 : 分析下列時(shí)序電路 . =1 =1 amp。 ≥1 Q Q 1J 1K C1 CLK A B Z (1) 寫出 輸出方程 和 驅(qū)動(dòng)方程 . Z=A⊕ B⊕ Qn J=AB , K=A+B (2) 寫出 狀態(tài)方程 . Qn+1=JQn+KQn =ABQn+(A+B)Qn =ABQn+AQn+BQn (3) 列出 狀態(tài)表 . A B Qn Qn+1 Z 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 (4) 列 狀態(tài)圖 . 0 1 11/0 00/1 00/0 01/1 10/1 01/0 10/0 11/1 Q AB/Z =1 =1 amp。 ≥1 Q Q 1J 1K C1 CLK A B Z A B Qn Qn+1 Z 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 (5) 說明 邏輯功能 . 串行輸入串行輸出 的時(shí)序全加器 . A和 B為兩個(gè)二進(jìn)制加數(shù) , Qn為低位來的進(jìn)位 ,Z表示相加的結(jié)果 ,Qn+1表示向高位的進(jìn)位 . 問題：全加器如何工作？ 一位一位串行加 例 : 分析下列時(shí)序電路的邏輯功能 . 1J 1K C1 Q Q F0 1J 1K C1 Q Q F1 CLK amp。 1 amp。 amp。 Z X 輸出方程 ： Z=XQ0Q1 n n 驅(qū)動(dòng)方程 ： J0=XQ1 ， K0=X J1=X ， K1=X+Q0 n n 狀態(tài)方程 ： Q0 =XQ1Q0+XQ0 =X(Q0+Q1) Q1 =XQ1+X+Q0Q1 =X(Q0+Q1) n+1 n+1 n n n n n n n n n n JK觸發(fā)器的特性方程： Qn+1=JQn+KQn 狀態(tài)表 X Q1 Q0 Q1 Q0 Z 0