【文章內(nèi)容簡介】 Q2的輸出的波形的頻率是 CP的 1/8。 Q3的輸出的波形的頻率是 CP的 1/16。 二分頻 四分頻 八分頻 十六分頻 CP Q0 Q1 Q2 Q3 C 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 amp。C 11 KR1 Jamp。amp?！?amp。amp。C 11 KR1 Jamp。amp?！?amp。amp。C 11 KR1 Jamp。amp?！?amp。amp。C 11 KR1 Jamp。amp?！?amp。amp。amp。amp。amp。amp。TPD1CrC1CP計(jì)數(shù)脈 沖BA1LDQAQBQCQDOC( b )QAQBQCQDPCPA B C D7 4 1 6 1TCrLDOC( a )( M S B )2. 74161計(jì)數(shù)器 最常用的芯片 CP：計(jì)數(shù)脈沖輸入端， 上升沿有效 。 RD： 異步清 0端，低電平有效。 LD： 同步預(yù)置數(shù)控制端，低電平有效，將預(yù)置輸入端 D、 C、 B、 A的數(shù)據(jù)送至輸出端，即QDQCQBQA=DCBA。 amp。C 11 KR1 Jamp。amp。≥1amp。amp。C 11 KR1 Jamp。amp?！?amp。amp。C 11 KR1 Jamp。amp。≥1amp。amp。C 11 KR1 Jamp。amp?！?amp。amp。amp。amp。amp。amp。TPD1CrC1CP計(jì)數(shù)脈沖BA1LDQAQBQCQDOC( b )QAQBQCQDEPCPA B C D74161ETRDLDC( a )RDEP、 ET： 計(jì)數(shù)器工作狀態(tài)控制端 ， 高電平有效 ， 只有當(dāng) RD =LD=1， EP=ET=1， 在 CP作用下計(jì)數(shù)器才能正常計(jì)數(shù) 。 當(dāng)EP、 ET中有一個(gè)為低時(shí) ， 計(jì)數(shù)器處于保持狀態(tài) 。 74161功能表 RD 注意： 該芯片的使用 E E （ C=0） 3. 二進(jìn)制減法計(jì)數(shù)器 1110 1101 1100 1111 0000 1 0 0 0 0 0 0 1011 1010 1000 0110 0111 0101 0100 1001 0001 0010 0011 0 0 0 0 0 0 0 0 0 Q4Q3Q2Q1 B 驅(qū)動(dòng)方程 : ???????????21010032110QTTQTT???????????21010032110QTTQTT二進(jìn)制加法計(jì)數(shù)和二進(jìn)制減法計(jì)數(shù)的運(yùn)算規(guī)則， 請(qǐng)參閱 P241和 P247相關(guān)內(nèi)容。 4. 同步十六進(jìn)制加／減法計(jì)數(shù)器 使能控制端 預(yù)置數(shù)控制端 數(shù)據(jù)輸入端 數(shù)據(jù)輸出端 加／減計(jì)數(shù)控制端 時(shí)鐘輸入端 進(jìn)位／借位信號(hào) 輸出端 串行時(shí)鐘輸出端 CPI S LD U/D 工作狀態(tài) 1 1 保持 0 預(yù)置數(shù) 0 1 0 加法計(jì)數(shù) 0 1 1 減法計(jì)數(shù) 注意：該芯片的使用 CP：計(jì)數(shù)脈沖輸入端， 上升沿有效 。 二、同步十進(jìn)制計(jì)數(shù)器 Q 0 Q 1 Q 2 Q 3 EP CP 74160 ET R D LD C D 0 D 1 D 2 D 3 74160 RD為異步清 0端，低電平有效。 LD為同步預(yù)置端，低電平有效，將預(yù)置輸入端 DD D D0的數(shù)據(jù)送至輸出端，即Q3Q2Q1Q0=D3D2D1D0。 EP、 ET為計(jì)數(shù)器允許控制端 ， 高電平有效 ， 只有當(dāng) RD =LD=1， EP=ET=1， 在 CP作用下計(jì)數(shù)器才能正常計(jì)數(shù) 。 當(dāng)EP、 ET中有一個(gè)為低時(shí) ， 計(jì)數(shù)器處于保持狀態(tài) 。 Q 0 Q 1 Q 2 Q 3 EP CP 74160 ET R D LD C D 0 D 1 D 2 D 3 同步十進(jìn)制加 /減計(jì)數(shù)器 74LS190 74LS190的加 /減控制信號(hào) U/D=0時(shí)作加法計(jì)數(shù)； U/D=1 時(shí)作減法計(jì)數(shù)。 其他各輸入端、輸出端的功能及用法與 74LS191完全 相同，功能表參見 74LS191的功能表。 三、異步計(jì)數(shù)器 在異步計(jì)數(shù)器中，有的觸發(fā)器直接受輸入計(jì)數(shù)脈沖控制，有的觸發(fā)器則是把其它觸發(fā)器的輸出信號(hào)作為自己的時(shí)鐘脈沖，因此各個(gè)觸發(fā)器狀態(tài)變換的時(shí)間先后不一，故被稱為“ 異步計(jì)數(shù)器 ”。 1. 三位二進(jìn)制異步加法計(jì)數(shù)器 CP Q0 Q1 Q2 S 1 J C 1 1 K R S 1 J C 1 1 K R 1 J C 1 1 K ≥ 1 R 1 J C 1 1 K ≥ 1 R amp。 FF 0 FF 1 FF 2 Q 0 Q 1 Q 2 amp。 R 01 R 02 CP 2 CP 1 amp。 S 92 S 91 Q 3 FF 3 2. 二 五 十進(jìn)制計(jì)數(shù)器 74LS290 167。 寄存器和移位寄存器 167。 若干常用時(shí)序邏輯電路 寄存器是用來存放數(shù)據(jù)的，應(yīng)用于各類數(shù)字系統(tǒng)和計(jì)算機(jī)中。 一、寄存器 【 】 內(nèi)容回顧 二、移位寄存器 74LS194 0 1 1 1 1 直接清零 /RD S1 S0 功 能 0 0 0 1 1 0 1 1 保 持 右 移 左 移 并行輸入 計(jì)數(shù)器 計(jì)數(shù)器是用來 記憶輸入脈沖個(gè)數(shù) 的邏輯部件。 計(jì)數(shù)器的分類 按工作方式分：同步計(jì)數(shù)器和異步計(jì)數(shù)器。 按功能分：加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。 按數(shù)字的編碼方式分：二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器、二－十進(jìn)制計(jì)數(shù)器、循環(huán)碼計(jì)數(shù)器等。 按計(jì)數(shù)器的計(jì)數(shù)容量來分：七進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器、六十進(jìn)制計(jì)數(shù)器等等。 【 】 內(nèi)容回顧 一、同步二進(jìn)制計(jì)數(shù)器 1. 由 T觸發(fā)器構(gòu)成的計(jì)數(shù)器 【 】 內(nèi)容回顧 Q4Q3Q2Q1 C 0010 0011 0100 0001 0000 0 1 0 0 0 0 0 0101 0110 1000 1010 1001 1011 1100 0111 1111 1110 1101 0 0 0 0 0 0 0 0 0 CP：計(jì)數(shù)脈沖輸入端， 上升沿有效 。 RD： 異步清 0端，低電平有效。 LD： 同步預(yù)置數(shù)控制端，低電平有效， 將預(yù)置輸入端 D、 C、B、 A的數(shù)據(jù)送至輸出端，即 QDQCQBQA=DCBA。 amp。C 11 KR1 Jamp。amp?！?amp。amp。C 11 KR1 Jamp。amp?！?amp。amp。C 11 KR1 Jamp。amp。≥1amp。amp。C 11 KR1 Jamp。amp?！?amp。amp。amp。amp。amp。amp。TPD1CrC1CP計(jì)數(shù)脈沖BA1LDQAQBQCQDOC( b )QAQBQCQDEPCPA B C D74161ETRDLDC( a )RDEP、 ET： 計(jì)數(shù)器工作狀態(tài)控制端 ， 高電平有效 ， 只有當(dāng) RD =LD=1， EP=ET=1， 在 CP作用下計(jì)數(shù)器才能正常計(jì)數(shù) 。 當(dāng)EP、 ET中有一個(gè)為低時(shí) ， 計(jì)數(shù)器處于保持狀態(tài) 。 2. 74161計(jì)數(shù)器 【 】 內(nèi)容回顧 74161功能表 RD 注意： 該芯片的使用 E E （ C=0） 【 】 內(nèi)容回顧 3. 二進(jìn)制減法計(jì)數(shù)器 1110 1101 1100 1111 0000 1 0 0 0 0 0 0 1011 1010 1000 0110 0111 0101 0100 1001 0001 0010 0011 0 0 0 0 0 0 0 0 0 Q4Q3Q2Q1 B 【 】 內(nèi)容回顧 4. 同步十六進(jìn)制加／減法計(jì)數(shù)器 使能控制端 預(yù)置數(shù)控制端 數(shù)據(jù)輸入端 數(shù)據(jù)輸出端 加／減計(jì)數(shù)控制端 時(shí)鐘輸入端 進(jìn)位／借位信號(hào) 輸出端 串行時(shí)鐘輸出端 【 】 內(nèi)容回顧 CPI S LD U/D 工作狀態(tài) 1 1 保持 0 預(yù)置數(shù) 0 1 0 加法計(jì)數(shù) 0 1 1 減法計(jì)數(shù) 注意：該芯片的使用 CP：計(jì)數(shù)脈沖輸入端， 上升沿有效 。 二、同步十進(jìn)制計(jì)數(shù)器 Q 0 Q 1 Q 2 Q 3 EP CP 74160 ET R D LD C D 0 D 1 D 2 D 3 74160 RD為異步清 0端，低電平有效。 LD為同步預(yù)置端，低電平有效，將預(yù)置輸入端 DD D D0的數(shù)據(jù)送至輸出端，即Q3Q2Q1Q0=D3D2D1D0。 EP、 ET為計(jì)數(shù)器允許控制端 ， 高電平有效 ， 只有當(dāng) RD =LD=1， EP=ET=1， 在 CP作用下計(jì)數(shù)器才能正常計(jì)數(shù) 。 當(dāng)EP、 ET中有一個(gè)為低時(shí) ， 計(jì)數(shù)器處于保持狀態(tài) 。 【 】 內(nèi)容回顧 注意： 該芯片的使用 【 】 內(nèi)容回顧 同步十進(jìn)制加 /減計(jì)數(shù)器 74LS190 74LS190的加 /減控制信號(hào) U/D=0時(shí)作加法計(jì)數(shù)； U/D=1 時(shí)作減法計(jì)數(shù)。 其他各輸入端、輸出端的功能及用法與 74LS191完全 相同，功能表參見 74LS191的功能表。 【 】 內(nèi)容回顧 三、異步計(jì)數(shù)器 在異步計(jì)數(shù)器中，有的觸發(fā)器直接受輸入計(jì)數(shù)脈沖控制，有的觸發(fā)器則是把其它觸發(fā)器的輸出信號(hào)作為自己的時(shí)鐘脈沖，因此各個(gè)觸發(fā)器狀態(tài)變換的時(shí)間先后不一，故被稱為“ 異步計(jì)數(shù)器 ”。 【 】 內(nèi)容回顧 1. 三位二進(jìn)制異步加法計(jì)數(shù)器 CP Q0 Q1 Q2 【 】 內(nèi)容回顧 常用 TTL計(jì)數(shù)器 四、 任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法 設(shè)計(jì)數(shù)器的最大計(jì)數(shù)值為 N， 若要得到一個(gè) M(＜ N)進(jìn)制的計(jì)數(shù)器 ， 則只要在 N進(jìn)制計(jì)數(shù)器的順序計(jì)數(shù)過程中 ， 設(shè)法使之跳過 (NM)個(gè)狀態(tài) ， 只在 M個(gè)狀態(tài)中循環(huán)就可以了 。 1. MN的情況 集成計(jì)數(shù)器可以加適當(dāng)反饋電路后構(gòu)成任意進(jìn)制計(jì)數(shù)器。 置零法 (復(fù)位法 ) 置數(shù)法 (置位法 ) a. 置零法（復(fù)位法） 基本思想是：計(jì)數(shù)器從全 0狀態(tài) S0開始計(jì)數(shù)，計(jì)滿 M個(gè)狀態(tài)后產(chǎn)生清零信號(hào)，使計(jì)數(shù)器恢復(fù)到初態(tài) S0，然后再重復(fù)上述過程。 SM狀態(tài)進(jìn)行譯碼產(chǎn)生置零信號(hào)并反饋到異步清零端，使計(jì)數(shù)器立即返回 S0狀態(tài)。 SM狀態(tài)只在極短的瞬間出現(xiàn)，通常稱它為“過渡態(tài)”。 b. 置數(shù)法（置位法） 基本思想是： 置數(shù)法和置零法不同，由于置數(shù)操作可