時序邏輯電路本章要求理解時序電路的一般組成特點(編輯修改稿)
2025-07-22 07:54 本頁面
【文章內(nèi)容簡介】 態(tài)轉(zhuǎn)換真值表（狀態(tài)表）：首先列出輸入信號和存儲電路現(xiàn)態(tài)的所有可能取值組合，然后代入狀態(tài)方程和輸出方程中進(jìn)行計算，但需注意有效的時鐘條件，如果不滿足條件，觸發(fā)器狀態(tài)保持不變。也就是說，只有觸發(fā)器的時鐘條件滿足后，才需要代入狀態(tài)方程和輸出方程中進(jìn)行計算求次態(tài)和輸出。 （5）畫狀態(tài)圖或時序圖：根據(jù)狀態(tài)表可畫出電路由現(xiàn)態(tài)轉(zhuǎn)換到次態(tài)的示意圖和在時鐘脈沖CP作用下，各觸發(fā)器狀態(tài)變化的波形圖。 （6）描述（說明）電路的邏輯功能：歸納總結(jié)分析結(jié)果，確定電路功能。2．時序電路分析舉例（5）畫狀態(tài)圖和時序圖根據(jù)表121可畫出圖123 a）所示的狀態(tài)圖，圖123 b）所示的時序圖。 圖中的00、011分別表示電路的四個狀態(tài)，箭頭表示電路狀態(tài)的轉(zhuǎn)換方向。箭頭上方標(biāo)注的/C為輸出值。（6）歸納總結(jié)，確定邏輯功能。該電路為帶進(jìn)位輸出的同步四進(jìn)制加法計數(shù)器電路。 寄存器 數(shù)碼寄存器1．電路組成2．工作原理 移位寄存器1．單向移位寄存器 圖127所示為由4個D觸發(fā)器組成的4位右移位寄存器。這4個D觸發(fā)器共用一個時鐘脈沖信號，因此為同步時序邏輯電路。 （3）假設(shè)電路初始狀態(tài)為零，現(xiàn)依次串行輸入數(shù)碼Di＝1011，即電路輸入數(shù)據(jù)Di在第4四個CP脈沖時依次為0、1，由此可列出狀態(tài)表如表123所示。（4）畫出時序圖根據(jù)表123可畫出時序圖如圖128所示。（5）確定電路邏輯功能 從表123和圖128可知：在圖127所示右移位寄存器電路中，隨著CP脈沖的遞增，觸發(fā)器輸入端依次輸入數(shù)據(jù)Di，稱為串行輸入，輸入一個CP脈沖，數(shù)據(jù)向右移動一位。這樣，在4個移位脈沖的作用下，輸入的四位串行數(shù)碼1011將全部存入寄存器中。移位寄存器中的數(shù)碼可由Q3Q2Q1Q0端同時輸出，稱并行輸出，也可以從最右端Q3依次輸出，稱串行輸出，但這時需要繼續(xù)輸入4個移位脈沖才能從寄存器中取出存放的4位數(shù)碼1011。也就是說，串行輸出需要經(jīng)過八個CP脈沖才能將輸入的四個數(shù)據(jù)全部輸出，而并行輸出只需要四個CP脈沖。2
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1